查看会员资料

用 户 名：孙**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. qep_data_bus

    0下载量：
  2. 基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的-address bus interface based on the four frequency signal encoder interface FPGA Verilog HDL

  3. 所属分类：其它资源

    • 发布日期：2008-10-13
    • 文件大小：1188355

源码中国 www.ymcn.org