[VHDL编程] VHDL学习的好资料--18个VHDL实验源代码

说明：20个VHDL实验源代码,包括： 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
<qjhktk> 在 2009-04-26 上传 | 大小：16540 | 下载：6

[VHDL编程] apb2ahb

说明：verilog code for apb to ahb convert
<peng> 在 2024-06-07 上传 | 大小：1024 | 下载：6

[VHDL编程] hi-3593_v-rev-a

说明：arinc429通信驱动文件，用于429通信-arinc429 communication driver files for 429 communications
<张雪海> 在 2024-06-07 上传 | 大小：123904 | 下载：4

[VHDL编程] FIR_dida

说明：自己写的FIR滤波器设计，verilog语言写的，很好用-Write your own FIR filter design, verilog language, easy to use
<chenshuo> 在 2024-06-07 上传 | 大小：1504256 | 下载：5

[VHDL编程] ALU

说明：ALU模块-ALU module
<唐海峰> 在 2024-06-07 上传 | 大小：576512 | 下载：4

[VHDL编程] taxifee

说明：用Verilog语言完成出租车计价器的功能-Verilog language used to complete the taxi meter function
<> 在 2024-06-07 上传 | 大小：1025024 | 下载：8

[VHDL编程] PC-CFR

说明：采用matlab simulink编写的消峰参考设计，可以直接生成verilog代码。消峰主要用于降低无线信号的峰均比，提高功放效率。-Clipping prepared using matlab simulink reference design, you can generate verilog code directly. Consumers peak mainly used to reduce radio signal PAR,
<> 在 2024-06-07 上传 | 大小：2606080 | 下载：5

[VHDL编程] 遥控器接收解码电路

说明：设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output d
<yuguofang > 在 2024-06-07 上传 | 大小：172032 | 下载：6

[VHDL编程] BT1120编解码时序量产代码

说明：BT1120 模块化代码，共享给大家，需要FPGA 实现BT1120 编码或者解码功能绝对有用，包含编码、解码、仿真文件(BT1120 encode & BT1120 decode & sim)
<tianson> 在 2024-06-07 上传 | 大小：4096 | 下载：4

[VHDL编程] emmc

说明：emmc协议的实现代码，包含了SD协议，usb实现协议(The implementation code of EMMC protocol)
<TJJ14520> 在 2024-06-07 上传 | 大小：10240 | 下载：7

[VHDL编程] 现有16位寄存器。初始值为0

说明：现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[20]。(Existing 16 bit register. The initial value is 0. The value of each clock cycle register will shift 1 bit to th
<echokiii> 在 2024-06-07 上传 | 大小：457728 | 下载：4

[VHDL编程] 用Verilog做的SD卡控制器(有详细的注释)

说明：SDIO 接口，实现SD卡的控制器功能，带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail descr iption.)
<一步一步> 在 2024-06-07 上传 | 大小：5120 | 下载：4