文件名称:9.7_DIRIVER_control

  • 所属分类:
  • 其它资源
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2008-10-13
  • 文件大小:
  • 2.46kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 宁*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

基于Verilog-HDL的硬件电路的实现

9.7 步进电机的控制

  9.7.1 步进电机驱动的逻辑符号

  9.7.2 步进电机驱动的时序图

  9.7.3 步进电机驱动的逻辑框图

  9.7.4 计数模块的设计与实现

  9.7.5 译码模块的设计与实现

  9.7.6 步进电机驱动的Verilog-HDL描述 

  9.7.7 编译指令-\"宏替换`define\"的使用方法

  9.7.8 编译指令-\"时间尺度`timescale\"的使用方法

  9.7.9 系统任务-\"$finish\"的使用方法

  9.7.10 步进电机驱动的硬件实现

-based on Verilog-HDL hardware Circuit of 9.7 Stepper Motor Control 9.7 .1 stepper motor-driven logic symbols 9.7.2 stepper motor driven map the chronology -- Step 9.7.3 Machine-driven logic diagram 9.7.4 Counting Module Design and Implementation 9.7.5 decoding module design and Implementation 9.7.6 stepper motor driven Verilog-HDL Compiler means locale 9.7.7 Descr iption Order - "macro substitution` define "the use 9.7.8 compiler directives -" The time scale `tim escale "use 9.7.9 system tasks -" $ finish "to use 9.7.10 stepper motor drive hardware
(系统自动生成,下载前可以参看下载内容)

下载文件列表

压缩包 : 555933729.7_diriver_control.rar 列表
09-07_fangzhen\COUNT_UP_DOWN.v
09-07_fangzhen\COUNT_UP_DOWN_TEST.v
09-07_fangzhen\DEC2_4.v
09-07_fangzhen\DEC2_4_TEST.v
09-07_fangzhen\DIRIVER.v
09-07_fangzhen\DIRIVER_TEST.v
09-07_fangzhen

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org