文件名称:verilog

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2013-03-06
  • 文件大小:
  • 291kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • rog***
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

it is xilinx SDR SDRAM controller core
(系统自动生成,下载前可以参看下载内容)

下载文件列表





verilog\func_sim\func_sim.cfg

.......\........\func_sim.log

.......\........\func_sim.vpd

.......\........\run_sim

.......\........\string_decode_fn.v

.......\........\tb_sdrm.v

.......\micron\bank0.txt

.......\......\bank1.txt

.......\......\mt48lc1m16a1-8a.v

.......\......\mt48lc1m16a1.v

.......\......\test.v

.......\par\run_par

.......\...\sdrm.edf

.......\...\sdrm.ucf

.......\...\sdrm_par.sdf

.......\...\sdrm_par.v

.......\.ost_route\post_route.cfg

.......\..........\post_route.log

.......\..........\post_route.vpd

.......\..........\run_sim

.......\..........\sdrm_par.sdf

.......\..........\sdrm_par.v

.......\..........\string_decode_post_route.v

.......\..........\tb_post_route.v

.......\README

.......\src\brst_cntr.v

.......\...\cslt_cntr.v

.......\...\define.v

.......\...\ki_cntr.v

.......\...\rcd_cntr.v

.......\...\ref_cntr.v

.......\...\sdrm.v

.......\...\sdrmc_state.v

.......\...\sdrm_t.v

.......\...\sys_int.v

.......\.ynth\run_synth

.......\.....\sdrm.edf

.......\.....\sdrm.scr

.......\.....\setup.scr

.......\func_sim

.......\micron

.......\par

.......\post_route

.......\src

.......\synth

verilog

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org