文件名称:VHDLdesign

  • 所属分类:
  • 其它资源
  • 资源属性:
  • [WORD]
  • 上传时间:
  • 2008-10-13
  • 文件大小:
  • 17.95kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • liu***
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

EDA课程设计,包含源码和文档说明,实现秒表计数和闹钟功能,使用VHDL语言编写



已完成功能

1.  完成时/分/秒的依次显示并正确计数,利用六位数码管显示;

2.  时/分/秒各段个位满10正确进位,秒/分能做到满60向前进位,有系统时间清零功能;

3.  定时器:实现整点报时,通过扬声器发出高低报时声音;

4.  时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整;

5.  闹钟:实现分/时闹钟设置,在时钟到达设定时间时通过扬声器响铃。有静音模式。

待改进功能:

1. 系统没有万年历功能,正在思考设计方法。

2. 应添加秒表功能。


(系统自动生成,下载前可以参看下载内容)

下载文件列表

压缩包 : 73462665vhdldesign.rar 列表
VHDLdesign\clk.acf
VHDLdesign\clk.scf
VHDLdesign\clk.vhd
VHDLdesign\设计报告.doc
VHDLdesign

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org