文件名称:VHDL_add_4
介绍说明－－下载内容均来自于网络，请自行研究使用
本程序完成带进位输入输出的四位二进制加法运算，编程思想采用真值表转换成布尔方程式，利用循环语句将一位全加器编为四位加法器。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 23825781vhdl_add_4.rar 列表 VHDL_add_4\aa.asm.rpt VHDL_add_4\aa.done VHDL_add_4\aa.fit.eqn VHDL_add_4\aa.fit.rpt VHDL_add_4\aa.fit.summary VHDL_add_4\aa.flow.rpt VHDL_add_4\aa.map.eqn VHDL_add_4\aa.map.rpt VHDL_add_4\aa.map.summary VHDL_add_4\aa.pin VHDL_add_4\aa.pof VHDL_add_4\aa.qpf VHDL_add_4\aa.qsf VHDL_add_4\aa.qws VHDL_add_4\aa.sof VHDL_add_4\aa.tan.rpt VHDL_add_4\aa.tan.summary VHDL_add_4\aa.vhd VHDL_add_4\aa_1.pof VHDL_add_4\db\aa.(0).cnf.cdb VHDL_add_4\db\aa.(0).cnf.hdb VHDL_add_4\db\aa.asm.qmsg VHDL_add_4\db\aa.cbx.xml VHDL_add_4\db\aa.cmp.cdb VHDL_add_4\db\aa.cmp.hdb VHDL_add_4\db\aa.cmp.qrpt VHDL_add_4\db\aa.cmp.rdb VHDL_add_4\db\aa.cmp.tdb VHDL_add_4\db\aa.cmp0.ddb VHDL_add_4\db\aa.dbp VHDL_add_4\db\aa.db_info VHDL_add_4\db\aa.eco.cdb VHDL_add_4\db\aa.fit.qmsg VHDL_add_4\db\aa.hier_info VHDL_add_4\db\aa.hif VHDL_add_4\db\aa.map.cdb VHDL_add_4\db\aa.map.hdb VHDL_add_4\db\aa.map.qmsg VHDL_add_4\db\aa.pre_map.cdb VHDL_add_4\db\aa.pre_map.hdb VHDL_add_4\db\aa.psp VHDL_add_4\db\aa.rtlv.hdb VHDL_add_4\db\aa.rtlv_sg.cdb VHDL_add_4\db\aa.rtlv_sg_swap.cdb VHDL_add_4\db\aa.sgdiff.cdb VHDL_add_4\db\aa.sgdiff.hdb VHDL_add_4\db\aa.signalprobe.cdb VHDL_add_4\db\aa.sld_design_entry.sci VHDL_add_4\db\aa.sld_design_entry_dsc.sci VHDL_add_4\db\aa.syn_hier_info VHDL_add_4\db\aa.tan.qmsg VHDL_add_4\db VHDL_add_4