资源列表

排序选择:

« 1 2 ... .84 .85 .86 .87 .88 169989.90 .91 .92 .93 .94 ... 267459 »

[单片机(51,AVR,MSP430等)control

说明:智能家居控制系统程序,单片机采用AT89S52,晶振频率为:12.00MHz。-Intelligent home control system programming, microcontroller use AT89S52, crystal frequency: 12.00MHz.
<小新> 在 2025-10-13 上传 | 大小:3kb | 下载:0

[Internet/网络编程LANServerClient

说明:套接字编程,使用CAsyncSocket 类,实现了两个简单的服务器和客户端之间的连接功能,能够发送和接受消息-Socket programming, using CAsyncSocket class implements two simple server and client connectivity, the ability to send and receive messages
<丑力> 在 2025-10-13 上传 | 大小:40kb | 下载:0

[单片机(51,AVR,MSP430等)2d0ced13f938

说明:基于飞思卡尔 mc9s12xdt512的i2c 开发源程序-Development based on Freescale mc9s12xdt512 the i2c source code
<kevin> 在 2025-10-13 上传 | 大小:303kb | 下载:0

[VHDL编程seqdet_vm

说明:在verilog下连续输入1和0,当输入为10010时输出为1,是初学者练习用的-In verilog continuous input 1 and 0, when the input is 10010 to 1 when the output is used for beginners to practice
<澄续缘> 在 2025-10-13 上传 | 大小:1kb | 下载:0

[VHDL编程XIN

说明:一个比较小的电子密码锁的程序的一段 是基于vhdl的状态机-A relatively small electronic lock a section of the program is based on state machine vhdl
<梁涛> 在 2025-10-13 上传 | 大小:1kb | 下载:0

[VHDL编程a_compare_with_b_vm

说明:用Verilog描述了一个比较器,输入a和b,当a>b时,输出为a,反之,输出为b-descr iption a comparator by Verilog , the input a and b, when a> b, the output is a, the other hand, the output is b
<澄续缘> 在 2025-10-13 上传 | 大小:1kb | 下载:0

[其他小程序tushu

说明:此程序功能不错,可以进行使用,你们可以多下载,谢谢使用-Very good
<曹帅> 在 2025-10-13 上传 | 大小:241kb | 下载:0

[企业管理(财务/ERP/EIP等)peoplem

说明:实现人事管理,详细的分析后,进行模块划分和细节实现-Implementation of personnel management, a detailed analysis, the module division and the details of implementation
<小勇> 在 2025-10-13 上传 | 大小:603kb | 下载:0

[VHDL编程AD_CONTROLLER

说明:上面的VHDL代码是用来控制AD7890读写的模块,编译通过,很有用的哦!-AD67890 control reader module
<xingzhanpeng> 在 2025-10-13 上传 | 大小:1kb | 下载:0

[图形/文字识别K-LtrasformFisherregulation

说明:基于K-L变换和Fisher 线性判别的人脸图像识别-the face recognition based on K-L trasformation and Fisher regulation
<小王> 在 2025-10-13 上传 | 大小:409kb | 下载:0

[VHDL编程IIC_core

说明:上面是IIC_CORE模块,用来实现IIC协议的Verilog的ip核,本人已经应用过,很好用的!-The above is IIC_CORE module used to implement the ip Verilog IIC nuclear agreement, I have applied before, very good use!
<xingzhanpeng> 在 2025-10-13 上传 | 大小:2kb | 下载:0

[VHDL编程COMMAND232_SEND

说明:这个代码用VHDL编写,是RS232在UART协议层发送数据的实现过程,很有用的!-The VHDL code is written, is the RS232 UART protocol layer in the implementation process of sending data, very useful!
<xingzhanpeng> 在 2025-10-13 上传 | 大小:1kb | 下载:0
« 1 2 ... .84 .85 .86 .87 .88 169989.90 .91 .92 .93 .94 ... 267459 »

源码中国 www.ymcn.org