资源列表

« 12 3 4 5 6 7 8 9 10 ... 4592 »

[VHDL/FPGA/Verilog模24计数器

说明:模24计数器的Quartus II文本输入设计及其test bench(Quartus II text input design and test bench of modulo 24 counter)
<13570> 在 2020-05-29 上传 | 大小:2048 | 下载:0

[VHDL/FPGA/VerilogDDR2_Test

说明:altera DDR2 IP核使用(Altera DDR2 IP core usage)
<zyy54342762> 在 2020-05-29 上传 | 大小:1024 | 下载:0

[VHDL/FPGA/Verilog设计与验证Verilog HDL

说明:用于设计验证Verilog HDL,适用于初学者(Design validation Verilog HDL)
<孤——城> 在 2020-05-29 上传 | 大小:12792832 | 下载:0

[VHDL/FPGA/Verilogfft

说明:16点FFT浮点数运算VHDL实现,基于乘法器和加减法器(VHDL 16point FFT floating)
<ArQ_C> 在 2020-05-29 上传 | 大小:28672 | 下载:0

[VHDL/FPGA/Verilogudp

说明:网口UDP的FPGA仿真代码,经过测试能够实现预想功能(etherneit udp verilog fpga code)
<hurry0110> 在 2020-05-29 上传 | 大小:131072 | 下载:0

[VHDL/FPGA/VerilogEDA1

说明:清华的作业,数字电路的大作业1,采用原理图输入(homework of tsinghua university)
<高频变压器> 在 2020-05-29 上传 | 大小:1731584 | 下载:0

[VHDL/FPGA/VerilogCORDIC

说明:CORDIC 算法实现 圆周模式(不包括向量模式)(CORDIC algorithm implementation Circular mode (excluding vector mode))
<bisoyoang> 在 2020-05-29 上传 | 大小:3072 | 下载:0

[VHDL/FPGA/Verilog国产FPGA参考设计IPCORE_UART_example_M5&M7

说明:国产FPGA的UART参考设计IPCORE源代码。 The IP provides two kinds of simplified interface connected to EMIF bus and AHB bus for communication with 8051 core and ARM core.The two kinds of interface are full-duplex serial communication
<空空居士> 在 2020-05-29 上传 | 大小:3162112 | 下载:0

[VHDL/FPGA/Verilog1602lcd

说明:基于FPGA 的1602字符显示,双行显示,是8×8的点阵。(1602 character display based on FPGA, double-line display, 8*8 dot matrix.)
<liuqia> 在 2020-05-29 上传 | 大小:475136 | 下载:0

[VHDL/FPGA/Verilog单周期CPU大作业-2020

说明:Verilog projects cpu
<sast> 在 2020-05-29 上传 | 大小:889856 | 下载:0

[VHDL/FPGA/Verilog代码

说明:用verilog语言写ahb总线(主设备、从设备等)(ahb, master, slave, components)
<bTOdd> 在 2020-05-29 上传 | 大小:924672 | 下载:0

[VHDL/FPGA/Verilog54734658ahb_interface(1)

说明:verilog语言描述ahb总线 接口设计及仿真(ahb interface/ verilog / simulation)
<bTOdd> 在 2020-05-29 上传 | 大小:540672 | 下载:0
« 12 3 4 5 6 7 8 9 10 ... 4592 »

源码中国 www.ymcn.org