资源列表

« 12 3 4 5 6 7 8 9 10 ... 4402 »

[VHDL/FPGA/Verilog(来自实验中心)FPGAXCORE2测试工程

说明:包括数码管、按键、开关、LED等、UART串口等程序。(Including digital tube, key, switch, LED, UART serial port and other programs.)
<鹤鹤鹤鹤> 在 2018-12-18 上传 | 大小:1197056 | 下载:0

[VHDL/FPGA/Verilogbishe

说明:基于FPGA 的VGA波形显示,dds产生三角波正弦波(Vga waveform display based on FPGA, using DDS to generate sinusoidal triangular wave)
<文明啊> 在 2018-12-18 上传 | 大小:21591040 | 下载:0

[VHDL/FPGA/VerilogLAB

说明:This is a program about 2D convolution with VHDL and it can be used in FPGA borad.
<ZGlook> 在 2018-12-18 上传 | 大小:1161216 | 下载:0

[VHDL/FPGA/Verilogdianzi

说明:电子秒表,从0计时到60,可复位,清零,暂停等等,做的一个小实验(dianzi miaobiao cong 0 ji shi dao 60 ke sj fuwei qing ling a a a a)
<Seanyan006> 在 2018-12-18 上传 | 大小:226304 | 下载:0

[VHDL/FPGA/Verilogclk

说明:七段数码管显示时分秒的verilog程序,以及一些资料文件(Seven-segment digital tube display time-seconds Verilog program, and some data files)
<TeavL> 在 2018-12-18 上传 | 大小:939008 | 下载:0

[VHDL/FPGA/Verilogfull_para_vhdl_files

说明:VHDL learning using demo code
<wallan> 在 2018-12-18 上传 | 大小:11264 | 下载:0

[VHDL/FPGA/Verilogjishuqi

说明:编写计数器程序,接入时钟以及加法器,用与实现计数的功能(Implement the function of counting)
<梦羽宸> 在 2018-12-18 上传 | 大小:4217856 | 下载:0

[VHDL/FPGA/Verilogzhuangtaiji

说明:利用状态机,用于实现一个单路交通灯的控制,模拟真实行车状况(Used to implement the control of a single traffic light)
<梦羽宸> 在 2018-12-18 上传 | 大小:1465344 | 下载:0

[VHDL/FPGA/VerilogPLL

说明:quartus Ⅱ 13.1中宏模块生成的pll锁相环,一起探讨啊(PLL phase-locked loop generated by macro module in Quartus II 13.1)
<懒懒666> 在 2018-12-18 上传 | 大小:171008 | 下载:0

[VHDL/FPGA/Verilogproject1

说明:音乐计算器的设计与实现。完成加减与或比较计算,能显示进位借位零位,能根据结果的正负发出两首不同的音乐。(Design and implementation of music calculator. Complete addition and subtraction and comparison calculation, can display carry and borrow zero, can send out two differe
<jameskk> 在 2018-12-18 上传 | 大小:19759104 | 下载:0

[VHDL/FPGA/Verilogproject2

说明:基于FPGA实验板设计一个远程控制系统,接收由计算机发出的数据,和实验板上矩阵键盘输入的数据完成相应的运算之后,结果显示在实验板的数码管上,同时发送回计算机显示。(A remote control system is designed based on the experimental board of FPGA, which receives the data sent by the computer and completes th
<jameskk> 在 2018-12-18 上传 | 大小:4279296 | 下载:0

[VHDL/FPGA/Verilogfbits_8.7

说明:基于fpga的小数分频完整代码,应用小数前置算法,设计的一个小数分频器,这里实现了8.7的分频。(Based on fpga decimal frequency division complete code, the application of decimal preposition algorithm, design of a decimal frequency divider, here achieve 8.7 frequency
<狼人志清> 在 2018-12-18 上传 | 大小:4096 | 下载:0
« 12 3 4 5 6 7 8 9 10 ... 4402 »

源码中国 www.ymcn.org