资源列表

« 12 3 4 5 6 7 8 9 10 ... 4617 »

[VHDL/FPGA/Verilogteacher_uart

说明:FPGA板子上面实现uart程序,指示灯的亮和熄灭(The uart program is implemented on the FPGA board, and the indicator light is on and off)
<CKQ1223> 在 2020-08-05 上传 | 大小:4100096 | 下载:0

[VHDL/FPGA/Verilogtest_one_led_display_twoways

说明:使用两种状态机的方式去实现流水灯,在basys3板子上面实现(Use two state machine methods to realize the water lamp, which is realized on the basys3 board)
<CKQ1223> 在 2020-08-05 上传 | 大小:888832 | 下载:0

[VHDL/FPGA/VerilogTime

说明:在basys3板子上面实现定时器,蜂鸣器(Realize timer and buzzer on basys3 board)
<CKQ1223> 在 2020-08-05 上传 | 大小:594944 | 下载:0

[VHDL/FPGA/Verilogverilog_design_snake

说明:贪吃蛇 basys3 FPGA verilog 显示屏(Snake basys3 FPGA verilog display)
<CKQ1223> 在 2020-08-05 上传 | 大小:4691968 | 下载:0

[VHDL/FPGA/Verilogadrv9009_fmcomms8_sync_test_bash

说明:adrv9009的测试平台的测试脚本,适合新人参考(Adrv9009 test platform test scr ipt, suitable for new reference)
<CrazyICer> 在 2020-08-05 上传 | 大小:1384448 | 下载:0

[VHDL/FPGA/VerilogFIFO

说明:这是一个FIFO控制模块,基于quartus软件(This is a FIFO control module based on quartus software)
<落北> 在 2020-08-05 上传 | 大小:35840 | 下载:0

[VHDL/FPGA/VerilogSDRAM

说明:b站正点原子的SDRAM源代码,基本上符合对于SDRAM的要求(B station punctual atom SDRAM source code, basically meet the requirements for SDRAM)
<落北> 在 2020-08-05 上传 | 大小:97280 | 下载:0

[VHDL/FPGA/VerilogClock

说明:Digital clock with display VHDL
<DRAGI> 在 2020-08-05 上传 | 大小:355328 | 下载:0

[VHDL/FPGA/Verilog584505859clock

说明:Digital Clock project VHDL
<Cqute1> 在 2020-08-04 上传 | 大小:1338368 | 下载:0

[VHDL/FPGA/VerilogCAN协议控制器的Verilog实现

说明:CAN 2.0B协议控制器的实现,采用verilog语言(CAN 2.0B controller, using verilog, and it can be systhesised in vivado.)
<游游游叶> 在 2020-08-05 上传 | 大小:35840 | 下载:0

[VHDL/FPGA/Verilog42d37ed2d0a1ce64031af7f2a7117b55

说明:Digital clock VHDL project
<Cqute1> 在 2020-08-05 上传 | 大小:190464 | 下载:0

[VHDL/FPGA/Verilog静态时序分析与逻辑设计-华为

说明:静态时序分析设计模块(华为版本),可以作为参考设计的模块化验证(Static timing analysis design module (Huawei version))
<GEGEERE43> 在 2020-08-05 上传 | 大小:564224 | 下载:0
« 12 3 4 5 6 7 8 9 10 ... 4617 »

源码中国 www.ymcn.org