[VHDL编程] verilogfile

说明：设计一个同步FIFO，该FIFO 深度为16，每个存储单元的宽度为8 位，要求产生FIFO 为 空、满、半满、溢出标志。请采用可综合的代码风格进行编程。-16*8bit fifo
<James> 在 2025-09-20 上传 | 大小：2kb | 下载：4

[编辑器/阅读器] Vi.Editor.Cheat.Sheet

说明：Vi.Editor.Cheat.Sheet VI文本编辑器指令说明-Vi.Editor.Cheat.Sheet VI text editor Descr iption
<韦迪编程> 在 2025-09-20 上传 | 大小：23kb | 下载：0

[GDI/图象编程] crazybomb

说明：(原创)c#GDI+疯狂的炸弹的源码，参考书籍GDI+编程-(Original) c# GDI+ crazy bomb source, reference books GDI+ Programming
<lxs> 在 2025-09-20 上传 | 大小：885kb | 下载：0

[VHDL编程] stopwatch

说明：成一个具有闹钟功能的时钟电路设计。并编写Testbench对电路功能进行验证。-stopwatch with alarm function
<James> 在 2025-09-20 上传 | 大小：232kb | 下载：0

[VHDL编程] verilogfile

说明：四选一MUX 电路。作为寄存器或者其他电路的输入选择控制。也是ASIC 设计中的基本门电路之一。-4-1 MUX, used as register or input controller.
<James> 在 2025-09-20 上传 | 大小：3kb | 下载：0

[嵌入式/单片机编程] switchpidgap-2

说明：悬浮控制的，pid控制，基于ti公司的，F2812控制芯片。-Suspension control, pid control, ti-based company, F2812 control chip.
<WYY> 在 2025-09-20 上传 | 大小：459kb | 下载：0

[通讯/手机编程] mobile-secctary

说明：手机秘书，来电防火墙！短信防火墙！手机来点抗骚扰-Secretary phone, calls firewall! SMS firewall! Anti-harassment cell phone to point
<anyuanchao> 在 2025-09-20 上传 | 大小：1.26mb | 下载：0

[嵌入式/单片机编程] verilogfile

说明：16位加法器，4位1组的超前进位加法器单独作为1个模块。-16-bit adder.
<James> 在 2025-09-20 上传 | 大小：24kb | 下载：0

[Windows编程] phper4

说明：PHPER程序员， 马上就要进入盛夏了，在那火一样的季节到来之前，我们抢先一步给大家带来一片火红。火红的主题，火红的PHP-PHPER programmer, going into the summer, and in that same season before the fire, we are one step ahead to give us a fiery red. Red theme, red PHP
<angeloveyyq> 在 2025-09-20 上传 | 大小：2.3mb | 下载：0

[其他小程序] calendar

说明：很简陋的万年历 之具有最基础功能 界面什么的更是不存在了-failed to translate
<kk> 在 2025-09-20 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 8051_mutlDS18b20

说明：简洁的18B20多点测温 1602LCD显示-mutilation DS18b20 tempura meter standard 8051 with 12Mhz clock
<张> 在 2025-09-20 上传 | 大小：33kb | 下载：0

[VHDL编程] verilogfile

说明：现有16 位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in 作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16 位寄存器对7 求余的余数data_out[3:0]。-16-bit mod-7 divider.
<James> 在 2025-09-20 上传 | 大小：702kb | 下载：0