[数据结构常用算法] Binary-tree

说明：创建二叉树，先序中序后序递归二叉树，求叶子数目，求树高，左右子树交换。-Create a binary tree, in order of first-order recursive post-order binary tree, find the number of leaves, tree height requirements, exchange of left and right subtrees.
<zhoulu> 在 2025-11-22 上传 | 大小：2kb | 下载：0

[其他小程序] select

说明：用于小型的选举，有唱票功能，并能确定最终入选人-Functions to achieve the election of the roll call and determine who was selected
<youkai> 在 2025-11-22 上传 | 大小：13mb | 下载：0

[其他游戏] tank

说明：90坦克大战，java版，能实现坦克的各种操作-90 sees, java version, to achieve a variety of tank operation
<宜阳> 在 2025-11-22 上传 | 大小：5kb | 下载：0

[VHDL编程] irda_rx

说明：红外收发器接收模块，很好很强大。采用Verilog设计并用Modelsim进行仿真，功能完全正确。-Infrared transceiver receiver module, very very strong. Using Verilog design and simulation using Modelsim, function entirely correct.
<iswl2009> 在 2025-11-22 上传 | 大小：4.51mb | 下载：0

[GPS编程] SPP

说明：GPS单点定位 利用广播星历和观测文件进行定位-GPS SPP
<tengliu> 在 2025-11-22 上传 | 大小：213kb | 下载：0

[JSP源码/Java] aeroFrame

说明：通过简单的语句实现类似win7的aero特效，里面还包含一些其他的简单的界面操作-Achieved through a simple statement like win7' s aero effects, which also includes some other simple operation interface
<黄花菜> 在 2025-11-22 上传 | 大小：2kb | 下载：0

[VHDL编程] fft_32

说明：信号处理领域中广为应用的FFT的硬件FPGA VHDL实现。-FFT is complemented by Vhdl.
<郭晓阳> 在 2025-11-22 上传 | 大小：4kb | 下载：0

[VHDL编程] par_in_par_out

说明：并入并出双向移位寄存器，很好很强大。使用Verilog进行设计并用Modelsim成功仿真。-Into the shift register and a two-way, very very strong. With Verilog for design and simulation using Modelsim successfully.
<iswl2009> 在 2025-11-22 上传 | 大小：1.21mb | 下载：0

[VHDL编程] par_in_ser_out

说明：并入串出寄存器，很好很强大。使用Verilog进行设计并用Modelsim成功仿真。-Into the string of registers, very very strong. With Verilog for design and simulation using Modelsim successfully.
<iswl2009> 在 2025-11-22 上传 | 大小：1.39mb | 下载：0

[VHDL编程] ser_in_per_out

说明：串入并出寄存器，很好很强大。使用Verilog进行设计并用Modelsim成功仿真。-String into register, very very strong. With Verilog for design and simulation using Modelsim successfully.
<iswl2009> 在 2025-11-22 上传 | 大小：1.64mb | 下载：0

[软件工程] Freescale-Tsinghua-technical-report

说明：第一界 飞思卡尔 冠军 清华二队技术报告
<赵炜> 在 2025-11-22 上传 | 大小：957kb | 下载：0

[VHDL编程] ser_in_ser_out

说明：串入串出双向移位寄存器，很好很强大。使用Verilog进行设计并用Modelsim成功仿真。-String into the string of bi-directional shift register, very very strong. With Verilog for design and simulation using Modelsim successfully.
<iswl2009> 在 2025-11-22 上传 | 大小：1.33mb | 下载：0