资源列表

排序选择:

« 1 2 ... .72 .73 .74 .75 .76 172577.78 .79 .80 .81 .82 ... 267451 »

[VHDL编程fft16

说明:256点的FFT/IFFT变换VERILOG代码核。-256-point FFT/IFFT transform VERILOG code that nuclear.
<Solomon> 在 2025-07-21 上传 | 大小:6kb | 下载:0

[单片机(51,AVR,MSP430等)LiuShuiDeng

说明:STC12C5A60SP0口输出左右流水灯-About STC12C5A60SP0 port output light water
<hui> 在 2025-07-21 上传 | 大小:43kb | 下载:0

[JSP源码/JavaTank0.2

说明:适合新手,一个用java写的小游戏 ,仅仅写了个雏形,根据个人还可以继续DIY哦-Suitable for beginners, using java to write a small game, just wrote a prototype, according to individual can also continue to DIY oh!!!
<杜红刚> 在 2025-07-21 上传 | 大小:82kb | 下载:0

[图形图像处理(光照,映射..)compute_Cs_Ck

说明:计算样本数据集的峰度系数和峭度系数的代码,比较实用-Kurtosis and kurtosis coefficient code to calculate sample data sets, more practical
<倪昊> 在 2025-07-21 上传 | 大小:57kb | 下载:0

[.net编程studentda_20121017

说明:学生档案及报名系统;报名内容{用户名,密码,确认密码,EMail,QQ号码 ,真实姓名 ,性别,年龄,家庭住址,电话,手机,身份证号码,密码提示问题,安全回答}-Student files and registration system registration content {user name, password, confirm the password, EMail, QQ number, real name, gender, age, home address, telephone
<teddy> 在 2025-07-21 上传 | 大小:1.36mb | 下载:0

[.net编程MsgBoard-v1.02

说明:本软件是我的第一个作品,容量非常小,希望大家喜欢,本作品在1.0基础上作了如下修改: 1、功能上添设了留言的类别,能把留言记录进行分类处理;-This software is my first work, the capacity is very small, I hope you like the works on the basis of 1.0 made the following changes: Tim set function category of the messag
<teddy> 在 2025-07-21 上传 | 大小:157kb | 下载:0

[VHDL编程divider

说明:VERILOG编写的24位除法器代码核,是FPGA或者ASIC设计中的一核心计算模块。-VERILOG written 24 divider code nuclear FPGA or ASIC design in a core module.
<Solomon> 在 2025-07-21 上传 | 大小:1kb | 下载:0

[LabViewfiber-optic-gyroscope-serial-port-acquisition-pro

说明:fiber optic gyroscope serial port acquisition program
<yuanhui> 在 2025-07-21 上传 | 大小:338kb | 下载:0

[其他嵌入式/单片机内容duanxin

说明:单片机与GSM模块测试程序 单片机控制GSM模块向预设手机号码发送短信-Single-chip GSM module test procedures SCM control GSM module to send text messages to the default phone number
<安小徽> 在 2025-07-21 上传 | 大小:1kb | 下载:0

[VHDL编程sqrt

说明:VERILOG描述的开平方模块核,开方运算是FPGA或ASIC设计中所需要的核心运算模块。-VERILOG descr iption of open square modules nuclear root operation is the core computing module FPGA or ASIC design.
<Solomon> 在 2025-07-21 上传 | 大小:1kb | 下载:0

[其他小程序1

说明:在c++语言里使用汇编的几个实例,希望对大家有所帮助-Compilation of several instances in c++ language
<李凤江> 在 2025-07-21 上传 | 大小:7kb | 下载:0

[WEB源码xFrameClnt3.08.01

说明:基于j2ee制作出来的web开发框架,附有详细的源码使用说明。可供WOB开发者直接使用。-J2ee-based production web development fr a mework, with detailed source code instructions. Available for the WOB developers directly use.
<路晓静> 在 2025-07-21 上传 | 大小:19.83mb | 下载:0
« 1 2 ... .72 .73 .74 .75 .76 172577.78 .79 .80 .81 .82 ... 267451 »

源码中国 www.ymcn.org