资源列表
排序选择:
[WEB源码] public_html
说明:javascr ipt file to move icon via buttons.<Pudner7> 在 2025-06-09 上传 | 大小:2kb | 下载:0
[JSP源码/Java] GL_MASE
说明:android 3D迷宫游戏源代码,完整的代码,适合初学者学习。-android 3D maze game source code, complete code, suitable for beginners to learn.<罗天龙> 在 2025-06-09 上传 | 大小:2.57mb | 下载:0
[VHDL编程] DDS
说明:DDS同 DSP(数字信号处理)一样,是一项关键的数字化技术。DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。-DDS with DSP (digital signal processing), is a key digital technology. DDS is a direct digital fre<jodyql> 在 2025-06-09 上传 | 大小:686kb | 下载:0
[JSP源码/Java] java
说明:Java jsp/servlet to demonstrate cookie handling.<Pudner7> 在 2025-06-09 上传 | 大小:3kb | 下载:0
[JSP源码/Java] Student
说明:数据库课程设计,学生管理系统,java实现的,实现了基本功能。-Database design courses, student management system, java implementation, to achieve the basic functions.<江城> 在 2025-06-09 上传 | 大小:5.04mb | 下载:0
[VHDL编程] asyn_fifo
说明: 本文同步FIFO为TPRAM(两端口RAM,一读一写)。有详细verilog 程序以及说明-FIFO divided by clock domain can be divided into synchronous and asynchronous FIFO FIFO, FIFO read and write only one clock synchronous, asynchronous FIFO read and write were a clock. FIFO divided by<jodyql> 在 2025-06-09 上传 | 大小:635kb | 下载:0
[VHDL编程] mpi
说明:MPI接口就是CPU和逻辑之间通信的一个接口,一般使用总线方式,总线一般有两种标准,一种是MOTO模式,另外一种是intel模式。本资料包含verilog程序以及说明-MPI interface is an interface for communication between the CPU and logic, the general way of using the bus, the bus there are two standards, one is the MOTO mode, th<jodyql> 在 2025-06-09 上传 | 大小:120kb | 下载:0