[软件工程] VB6control-system

说明：基于VB60的监控系统软件中数据存储及数据曲线实现方法的研究.doc-VB6 control system
<lzb> 在 2026-01-13 上传 | 大小：1.87mb | 下载：0

[软件工程] untitled

说明：MATLAB CODE IN SIMULATION FILE MATLAB IN MDL
<rezakiani> 在 2026-01-13 上传 | 大小：8kb | 下载：0

[软件工程] untitled1

说明：FIGURE MATLAB CODE IN SIMULATION FILE MATLAB
<rezakiani> 在 2026-01-13 上传 | 大小：3kb | 下载：0

[midi] media

说明：多媒体播放器，可实现多种文件类型的选择，有各种播放功能。-media player
<请> 在 2026-01-13 上传 | 大小：1.94mb | 下载：0

[VHDL编程] xilinx_ddr_verilog

说明：xilinx赛灵思的DDR控制器源码（包括仿真与说明文档），DDR为mt46v4m16。-Xilinx DDR controller source code (including simulation and documentation), DDR is mt46v4m16.
<刘佳庆> 在 2026-01-13 上传 | 大小：128kb | 下载：0

[软件工程] simsdre

说明：MATLAB CODE IN SIMULATION FILE MATLAB IN SIMULATION
<rezakiani> 在 2026-01-13 上传 | 大小：14kb | 下载：0

[软件工程] fblmodel

说明：MATLAB CODE IN SIMULATION FILE MATLAB SIM SIM
<rezakiani> 在 2026-01-13 上传 | 大小：10kb | 下载：0

[软件工程] untitled

说明：MATLAB CODE IN SIMULATION FILE MATLAB FOR SIMULATION
<rezakiani> 在 2026-01-13 上传 | 大小：9kb | 下载：0

[VHDL编程] altera_ddr_verilog

说明：altera的DDR控制器源码（包括仿真与说明文档），DDR为mt46v4m16，Verilog-The DDR controller source of altera (including simulation and documentation), DDR is mt46v4m16, Verilog
<刘佳庆> 在 2026-01-13 上传 | 大小：736kb | 下载：0

[软件工程] sdregsa

说明：MATLAB CODE IN SIMULATION FILE MATLAB FIG
<rezakiani> 在 2026-01-13 上传 | 大小：20kb | 下载：0

[中间件编程] jpcap.dll-Pjpcap.jar

说明：Jpcap是一个能够捕获、发送网络数据包的ava 类库包 -Jpcap is a capture, transmission of network data package Java library package
<会员> 在 2026-01-13 上传 | 大小：528kb | 下载：0

[LabView] labview-communication-with-RS485

说明：串口通讯,用RS485，连接电脑和下位机即可通讯-This will tell you how to use labview to communicate with RS485
<melody> 在 2026-01-13 上传 | 大小：17kb | 下载：0