[其他小程序] 0Ddrive_pwmR_wangce_ram0530cyc

说明：整流程序 能够很好的控制电压 并且输出比较好 PID控制-Program can be well controlled rectifier voltage and the output is better PID control
<潘思仁> 在 2025-06-24 上传 | 大小：1.39mb | 下载：0

[加密解密] fas

说明：FAS文件破解，FAS文件反编译,十五前例-FAS FILE
<tony> 在 2025-06-24 上传 | 大小：2kb | 下载：6

[其他小程序] BOM

说明：UG出BOM功能——，很强大，包括把UG图层都死出来了的，源代码哦-UG MAKE BOM，BY TONY
<tony> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[GIS编程] charuet

说明：CAD插入顶针，功能好不错，我自己写的，识别圆孔自动生成顶针-CAD ENTMAKE ET HASCO
<tony> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[软件工程] A-Blind-Watermarking-Algorithm-Based-on-ICA

说明：this the good paper for watermarking.-this is the good paper for watermarking.
<thuydung> 在 2025-06-24 上传 | 大小：542kb | 下载：0

[GIS编程] X_T_out

说明：UG转换工具，带图层的，高版本转换工具，转换前用OUT，转换后用IN-UG IMPROT LAYER
<tony> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[绘图程序] XQG

说明：我自己写的，用CAD做快走丝编程软件工具，很实用，快走丝就靠他了，-AUTOCAD WC
<tony> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[软件工程] MIP-Lecture-5

说明：This the good document for image processing.-This is the good document for image processing.
<thuydung> 在 2025-06-24 上传 | 大小：2.12mb | 下载：0

[VHDL编程] halfadder.v.tar

说明：Verilog Code for Half Adder Circuit with testbench code-Verilog Code for Half Adder Circuit with testbench code...
<Dhaval> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder.tar

说明：Verilog Code for Full Adder circuit with Testbench file-Verilog Code for Full Adder circuit with Testbench file...
<Dhaval> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] basicgates

说明：Verilog Code for Basic Gates implementation with testbench-Verilog Code for Basic Gates implementation with testbench..
<Dhaval> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] mux4_1

说明：Verilog Code for 4*1 Multiplexer with testbench file-Verilog Code for 4*1 Multiplexer with testbench file...
<Dhaval> 在 2025-06-24 上传 | 大小：12kb | 下载：0