[单片机(51,AVR,MSP430等)] E2PROM

说明：飞思卡尔十六位单片机E2PROM模块例程-freescale E2PROM routine
<张超> 在 2025-07-14 上传 | 大小：239kb | 下载：0

[单片机(51,AVR,MSP430等)] LED

说明：这是基于飞思卡尔十六位单片机的LED程序-freescale LED routine
<张超> 在 2025-07-14 上传 | 大小：250kb | 下载：0

[单片机(51,AVR,MSP430等)] PLL

说明：这是基于飞思卡尔十六位单片机的锁相环程序-freescale PLL routine
<张超> 在 2025-07-14 上传 | 大小：274kb | 下载：0

[单片机(51,AVR,MSP430等)] RS485

说明：这是基于飞思卡尔十六位单片机的RS485通信的例程-freescale RS485 routine
<张超> 在 2025-07-14 上传 | 大小：275kb | 下载：0

[游戏] No1

说明：用Delphi编写的方块连线游戏——具有基本的路径搜索功能。-Delphi used to connect the box to prepare the game- have a basic path search function.
<ureandGo> 在 2025-07-14 上传 | 大小：6kb | 下载：0

[人工智能/神经网络/遗传算法] Machine-Learning

说明：排序学习算法,排序学习算法 排序学习算法-learning to rank algorithoms
<李阳> 在 2025-07-14 上传 | 大小：8.71mb | 下载：0

[界面编程] Smart-card-sample

说明：c# source test example test example test example -c# source test example test example test example test example test example test example
<wu> 在 2025-07-14 上传 | 大小：95kb | 下载：0

[VHDL编程] exp5

说明：用 VHDL 语言设计一半加器电路，然后用元件例化（COMPONENT）语句调用两个半加器电路，用结构描述实现一个全加器。-Design using VHDL half-adder circuit, and then use component instantiation (COMPONENT) statement invokes two half adder circuit, with the structure described in the realization of a full a
<YCZ> 在 2025-07-14 上传 | 大小：98kb | 下载：0

[游戏] NO3_Game

说明：用java写的简单纸牌游戏，能够实现发牌，洗牌，得分，判定胜负等功能-Simple card game written in java
<ogleCom> 在 2025-07-14 上传 | 大小：2kb | 下载：0

[VHDL编程] Four-quiz-Responder

说明：运用VHDL语言实现四路智力竞赛抢答器。抢答器的主要功能模块是是：1、对第一抢答信号的鉴别和锁存功能；2、计分功能。3、数码显示  ；4、答题限时功能。在本设计主要讲述抢答、计分和警告的功能。-Using VHDL language quiz four Responder.Responder main function modules are: 1, for the first answer to identify and latch signal 2, scoring functio
<YCZ> 在 2025-07-14 上传 | 大小：257kb | 下载：0

[游戏] No55

说明：任给N堆石子,两人(游戏者与计算机)轮流从任一堆中任取,计算机先取,取最后一颗石子胜-Any stones to the N Reactor, the two (the game with the computer) take turns in a pile from any from any computer to check, take the last stone wins a
<puteEngi> 在 2025-07-14 上传 | 大小：3kb | 下载：0

[VHDL编程] Four-binary-adder

说明：熟悉 VHDL 语言的模块化设计，了解元件例化和打包调用语句。用 VHDL 语言设计一半加器电路，然后用元件例化（COMPONENT）语句调用两个半加器电路，用结构描述实现一个全加器。-The modular design of VHDL language familiar to understand the components and packing cases call statement. Design using VHDL half-adder circuit, and then us
<YCZ> 在 2025-07-14 上传 | 大小：3.3mb | 下载：0