[VHDL编程] e1

说明：清华大学电子系 组合逻辑实验 包括多路选择器设计，译码器设计，4位加法器设计-Tsinghua University, Department of Electronics, combinational logic experimental design includes multiplexer, decoder design, four adder design
<夏冬> 在 2025-10-04 上传 | 大小：6.19mb | 下载：0

[VHDL编程] s5

说明：清华大学电子系 时序逻辑实验报告 包括：触发器设计，计数器设计，累加器设计，序列检测器设计/有限状态机实现-Tsinghua University, Department of Electronics, sequential logic test report include: trigger design, counter design, accumulator design, the sequence detector design/finite state machine
<夏冬> 在 2025-10-04 上传 | 大小：4.56mb | 下载：0

[汇编语言] 2262

说明：软件模拟PT2262来发送RF遥控信号，如果看清了可以进行S/N递增，接收端来进行学习解码-SOFTW TO PT2262
<> 在 2025-10-04 上传 | 大小：10kb | 下载：0

[GIS编程] MapCut

说明：已经使用的地图切片程序，附加开发过程中使用的文档，有内容，并经过测试反复使用，切片也已验证-Map slicing procedure has been used, the additional use of the document development process
<lodof> 在 2025-10-04 上传 | 大小：5.52mb | 下载：0

[系统编程] C_CODES_examples

说明：经典C语言编程900例，适合初学者入门使用，。-Classic C language programming 900 cases, suitable for beginners.
<taxue4485> 在 2025-10-04 上传 | 大小：357kb | 下载：0

[VHDL编程] e8

说明：清华大学电子系 数字钟设计实验报告（第8个实验）-Tsinghua University, Department of Electronics, digital clock design lab report (Article 8 experiments)
<夏冬> 在 2025-10-04 上传 | 大小：3.32mb | 下载：0

[VHDL编程] e10

说明：清华大学电子工程系 帧同步器设计实验报告 起始状态定为失步态，通过帧同步码来判断帧的正确性。判断正确则进入预同步态。然后再连续判断两次帧同步码，正确则进入同步态。如果随后的帧的帧头是错误的，则进入保持态以防误码造成的错误。只有在连续发现三次帧头错误才返回失步态。-Electronic Engineering, Tsinghua University, fr a me synchronizer design experiments starting status report as loss
<夏冬> 在 2025-10-04 上传 | 大小：2.46mb | 下载：0

[VHDL编程] e12HDB3

说明：清华大学电子工程系 HDB3实验报告 包括：M序列发生器，编码器，解码器-Electronic Engineering, Tsinghua University HDB3 lab report include: M sequence generator, encoders, decoders
<夏冬> 在 2025-10-04 上传 | 大小：5.66mb | 下载：0

[软件工程] ug902-vivado-high-level-synthesis

说明：Xilinx Vivado HLS 高层次综合工具的用户手册-User manual for Vivado HLS Xilinx high level synthesis tools
<taxue4485> 在 2025-10-04 上传 | 大小：4.96mb | 下载：0

[其他小程序] ADDER8B

说明：8位加法器设计，包含源程序，仿真，用quartus 2打开-a 8 bit add
<张义> 在 2025-10-04 上传 | 大小：226kb | 下载：0

[编译器/词法分析] YFFX

说明：基于pl0文法扩展的编译原理语法分析程序，开发环境为DEVC++，整合了词法分析程序-Pl0 grammar compiler based on the principle of extended syntax analysis procedures, the development environment for DEVC++, integrates lexical analysis program
<cheney> 在 2025-10-04 上传 | 大小：7kb | 下载：0

[VHDL编程] ug871_vivad_HLS_tutorial

说明：Xilinx Vivado HLS 高层次综合工具的软件使用说明-Vivado HLS Xilinx high level integrated tool for the use of software instructions
<taxue4485> 在 2025-10-04 上传 | 大小：7.41mb | 下载：0