资源列表
排序选择:
[matlab例程] faoteng_v63
说明:是小学期课程设计的题目,针对EMD方法的不足,时间序列数据分析中的梅林变换工具。- Is the topic of the elementary school stage curriculum design, For lack of EMD, Time series data analysis Mellin transform tool.<ivpbk> 在 2025-07-08 上传 | 大小:7kb | 下载:0
[Web服务器] feifeicms_asp_4.8_120927
说明:飞飞ASP影视程序(AdnCms)采用ASP+ACCESS/ASP+MSSQL架构!程序开源,模版分离,动态标签,海量资源提供!上传即可使用,一键采集,一键生成,一键升级!-Feifei ASP television program (AdnCms) using ASP+ ACCESS/ASP+ MSSQL architecture! Open-source program, stencil separation, dynamic labels, massive resources! Uploa<王秦> 在 2025-07-08 上传 | 大小:705kb | 下载:0
[Web服务器] banzhu_2.0
说明:斑竹企业智能建站系统 2.0,只要你在论坛多发帖,特别是优质的内容,精华帖等,就会得到论坛点券或体力,即可以用论坛点券或体力免费兑换斑竹币,或直接点击任务,赚取斑竹币,即可下载斑竹2.0了。-Bamboo enterprise intelligent website system 2.0, if you post to multiple forums, especially high-quality content, the essence of software, etc., will giv<米先生> 在 2025-07-08 上传 | 大小:2.07mb | 下载:0
[其他小程序] Caponbeamforming
说明:capon波束形成算法,经典的波束形成算法,能有效形成波束-Capon beamforming algorithm, the classic beam forming algorithm, can effectively form the beam<> 在 2025-07-08 上传 | 大小:1kb | 下载:0
[matlab例程] ProfileProjection
说明:Algorithm of profile projection<> 在 2025-07-08 上传 | 大小:502kb | 下载:0
[VHDL编程] counter-achieved-by-verilog
说明:该代码用Verilog语言实现了计数功能,主要实现29为计数,已通过仿真验证。-The code in Verilog realize the counting function, the main achievement of 29 counts, has been verified by simulation.<daruili> 在 2025-07-08 上传 | 大小:2kb | 下载:0
[VHDL编程] divider-achieved-by-verilog
说明:该代码用Verilog语言实现了分频功能,主要实现对输入时钟的54分频,已通过仿真验证。-The code in Verilog realize the crossover functions, the main achievement of the input clock frequency of 54 minutes, has been verified by simulation.<daruili> 在 2025-07-08 上传 | 大小:2kb | 下载:0
[Web服务器] dnwx_1.2
说明:电脑维护网站,维修管理平台,客户查询平台。 电脑维护网站1.2修改内容: 1.后台管理员权限无法进入 2.软件下载无法下载 3.软件下载第二链接无法使用 网站后台管理:/ddfcds 维修管理平台:/cf/fd/ 用户名与密码都是:admin-Computer maintenance site, maintenance management platform, customer inquiries internet. Computer maintenance 1.2 content site:<张> 在 2025-07-08 上传 | 大小:1.86mb | 下载:0
[matlab例程] fiemou_v44
说明:研究生时的现代信号处理的作业,外文资料里面的源代码,数据包传送源码程序。- Modern signal processing jobs when the graduate, Foreign materials inside the source code, Data packet transfer source program.<李广娟> 在 2025-07-08 上传 | 大小:5kb | 下载:0
[VHDL编程] shfiting-output-achieved-by-verilog
说明:该代码用Verilog语言实现了移位输出功能,主要实现对输入信号进行移位输出,已通过仿真验证。-The code in Verilog realize the shift output function, the main achievement of the input signal shift output has been verified by simulation.<daruili> 在 2025-07-08 上传 | 大小:3kb | 下载:0