[WEB源码] JSPdemo

说明：jspshop网络购物系统（mysql版）--共享版 版权所有：ckstudio 程序开发：ckstudio 版权声明: 本软件为共享软件，仅供学习研究之用。 非经ckstudio授权，不得用于盈利商业用途 -jspshop online shopping system (mysql version)- Shared Edition Copyright: ckstudio program development: ckstudio copyright noti
<zxy> 在 2025-07-08 上传 | 大小：663kb | 下载：0

[单片机(51,AVR,MSP430等)] 8051_2_Timer

说明：8051单片机内部定时器的重叠使用。在某些情况下，两个定时器在程序中都投入使用，由于定时时间长（如1min以上或更长），使两个定时器定时出现重叠时间，即t0定时还未完成，t1也进入定时。如果在软件上处理不好两个定时器间的关系，程序就不可能正常执行下去。-8051 use an internal timer overlap. In some cases, the two timers in the proceedings are put into use, as from time to time
<DuZhiYong> 在 2025-07-08 上传 | 大小：187kb | 下载：0

[OpenGL] MISSILETEST

说明：这是一个完整的missile test的源代码 ,覆盖了很多知识点,导弹三维模型, 3D模型的读取,整个程序的框架-This is a complete source code of the missile test, covering a lot of knowledge points, three-dimensional model of the missile, 3D model of the read, the whole process fr a mework
<阮健> 在 2025-07-08 上传 | 大小：2.18mb | 下载：0

[VHDL编程] add_1p

说明：2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD-Realize two lines of eight full adder of the VHDL code, applicable to altera series of FPGA/CPLD
<wgx> 在 2025-07-08 上传 | 大小：1kb | 下载：0

[VHDL编程] add_2p

说明：2级流水线，使用4元件实现的22位全加器的VHDL语言实现，适用于altera的FPGA-2 lines, use the 4 components realize the full adder 22 of the VHDL language, applicable to altera the FPGA
<wgx> 在 2025-07-08 上传 | 大小：1kb | 下载：0

[其他小程序] Analyze

说明：读入源文件，对程序进行一遍扫描，输出二元式文件；符号表文件和出错信息文件-Read into the source file, the scanning process again, the output binary file symbol table files and error message files
<sherry> 在 2025-07-08 上传 | 大小：17kb | 下载：0

[VHDL编程] add_3p

说明：3级流水线，含4元件的22位全加器的VHDL语言实现，适用于altera系列的FPGA-3-stage pipeline, with 4 components of 22 full adder realize the VHDL language, applicable to altera Series FPGA
<wgx> 在 2025-07-08 上传 | 大小：2kb | 下载：0

[VHDL编程] add_ff8

说明：利用触发器实现的，8位半加器的VHDL语言实现，适用于altera系列FPGA-Realize the use of triggers, and 8-bit half adder of the VHDL language, applicable to altera Series FPGA
<wgx> 在 2025-07-08 上传 | 大小：1kb | 下载：0

[VHDL编程] add_ff8cin

说明：触发器实现的，8位全加器的VHDL语言实现，适用于altera系列的FPGA-Flip-flop to achieve, eight full adder realize the VHDL language, applicable to altera series FPGA
<wgx> 在 2025-07-08 上传 | 大小：1kb | 下载：0

[OpenGL] FIGHTERTEST

说明：这是一个fighter test. 比较经典,覆盖了很多知识点,可以给大家在开发过程中提供参考-This is a fighter test. Comparison of the classic, covering a lot of knowledge points, can give everyone in the development process to provide reference
<阮健> 在 2025-07-08 上传 | 大小：2.38mb | 下载：0

[技术管理] PLC

说明：一：硬件结构框图 在远程网络温度测控系统的中，硬件电路的核心是欧姆龙CPM2A型号的PLC，主要包括数据采集电路、放大电路、A/DD/A转换电路、控制电路等组成。-1: Hardware block diagram of the temperature on the remote network monitoring and control system, the hardware circuit is the core of CPM2A model Omron PLC, mainly incl
<画眉> 在 2025-07-08 上传 | 大小：1.53mb | 下载：0

[J2ME] Jargoneer

说明：这是一个用J2ME写的关于进行网络处理的小程序,可以大家下载一起学习.-This is a written with J2ME on the network deal with a small procedure, you can download everyone learning together.
<王平> 在 2025-07-08 上传 | 大小：1kb | 下载：0