[单片机(51,AVR,MSP430等)] 89C52_PWM

说明：89C52输出可调占空比的PWM波，用两个外部中断按钮实现可调，并用二位数码管显示-The 89C52 adjustable output duty cycle of the PWM wave, adjustable button with two external interrupts, and two digital tube display
<张俊杰> 在 2025-07-15 上传 | 大小：16kb | 下载：0

[其他小程序] cPPprimerPplus-5---answer

说明：c++_primer_plus 章节答案,,比较全面,,希望对你有帮助-c++_ primer_plus 5 anwser,it will hope to you .thanks.
<雅痞> 在 2025-07-15 上传 | 大小：173kb | 下载：0

[C#编程] Calculator

说明：实现计算器的简单功能，如四则运算，带括号的运算等-Simple calculator functions, such as four operations, brackets computing
<yanghongkai> 在 2025-07-15 上传 | 大小：650kb | 下载：0

[VHDL编程] 5-6

说明：用verilog实现节省乘法器的16位复数乘法-16-bit complex multiplication verilog to achieve savings multiplier
<张山> 在 2025-07-15 上传 | 大小：1kb | 下载：0

[其他小程序] Hotel

说明：一个简单的酒店预定系统，有用户注册，订单管理，房间管理等功能-Hotel System
<杨波> 在 2025-07-15 上传 | 大小：5.04mb | 下载：0

[CA认证] 001

说明：c# 调用已有的类实现 3DES AES两种加密算法，输入的文件为1.txt 10.txt。。。文件大小为 1k 10k 100k 1000k 10000k 输出加解密时间-C# call for two classes implement 3 des, AES encryption algorithm, the input file for 1. TXT 10. TXT... File size is 1 k, 10 k, 100 k, 1000 k, 10000 k output encry
<chenqun> 在 2025-07-15 上传 | 大小：27.18mb | 下载：0

[图形图像处理(光照,映射..)] cablication-on-the-disk

说明：该程序是在opencv地下运行的，主要是用在摄像机根据拍摄的标定模板进行摄像机标定。通过在cmd下输入参数进行的。-this program is operated in the environment of opencv.It is mainly used in camera calibration template according to the shooting camera calibration.it run in the cmd through the input paramete
<徐胜> 在 2025-07-15 上传 | 大小：3kb | 下载：0

[VHDL编程] divider

说明：用verilog实现一个被除数位8位、除数为4位的高效除法器-Verilog to achieve a dividend of 8, division by four efficient divider
<张山> 在 2025-07-15 上传 | 大小：1kb | 下载：0

[生物技术] ECG_analysis

说明：心电信号处理算法,心电信号的采集，软件滤波等-ECG Signal process
<王大伟> 在 2025-07-15 上传 | 大小：7kb | 下载：0

[VHDL编程] 5-15

说明：用verilog语言实现基于DDS技术的余弦信号发生器，其输出位宽为16比特-Verilog language cosine signal generator based on DDS technology, the output bit width is 16 bits
<张山> 在 2025-07-15 上传 | 大小：7kb | 下载：0

[单片机(51,AVR,MSP430等)] 12

说明：基于at89s52单片机实现12864 显示图片的功能-12864 display picture at89s52 microcontroller-based functions
<王> 在 2025-07-15 上传 | 大小：17kb | 下载：0

[VHDL编程] 5-17

说明：用verilog实现一个基于流水线结构的正、余弦信号发生器-Based on Pipeline Structure verilog to achieve a sine and cosine signal generator
<张山> 在 2025-07-15 上传 | 大小：1kb | 下载：0