[视频捕捉/采集] finaldatacn

说明：获取摄像头视频数据和麦克风音频数据 基本步骤是首先获取视频、音频捕获设备的信息，然后再根据取得的设备信息确定设备的位置。找到设备的位置以后,调用Manager的CreatePlayer方法创建Player，当Player开始播放的时候，就开始了捕获的过程。 -Player try{ Player p = Manager.createPlayer(di.getLocator()) } catch (IOException e) { } catch (NoPlaye
<ws> 在 2025-10-01 上传 | 大小：3.58mb | 下载：0

[其他小程序] CaptureScreen

说明：简单的屏幕截图程序，基本功能已实现，可以进行自由的拉伸，缩放-Screenshot of a simple procedure, the basic function has been achieved
<张昕> 在 2025-10-01 上传 | 大小：49kb | 下载：0

[按钮控件] spin-control-color

说明：滑动条控制颜色的变化，vc滑动条控制颜色的变化-vc，spin control color
<云赵> 在 2025-10-01 上传 | 大小：5.75mb | 下载：0

[matlab例程] matlab

说明：画图用的matlab程序希望大家能喜欢，不会的密我-Matlab drawing program with the hope that we can like, I will not close
<威辰> 在 2025-10-01 上传 | 大小：2kb | 下载：0

[Windows编程] three-number

说明：有1、2、3、4个数字，能组成多少个互不相同且无重复数字的三位数？都是多少？-three number
<shede223> 在 2025-10-01 上传 | 大小：1kb | 下载：0

[Windows编程] c_if

说明：企业发放的奖金根据利润提成。利润(I)低于或等于10万元时，奖金可提10 ；利润高于10万元，低于20万元时，低于10万元的部分按10 提成，高于10万元的部分，可提成7.5 ；20万到40万之间时，高于20万元的部分，可提成5 ；40万到60万之间时高于40万元的部分，可提成3 ；60万到100万之间时，高于60万元的部分，可提成1.5 ，高于100万元时，超过100万元的部分按1 提成，从键盘输入当月利润I，求应发放奖金总数？-Bonuses based on company profits
<shede223> 在 2025-10-01 上传 | 大小：1kb | 下载：0

[Windows编程] number

说明：一个整数，它加上100后是一个完全平方数，再加上168又是一个完全平方数，请问该数是多少？-An integer, it can add 100 and a perfect square, plus 168 is a perfect square, what is the number of how many?
<shede223> 在 2025-10-01 上传 | 大小：1kb | 下载：0

[C#编程] bb6e8f23e7e2

说明：threadpool简单开发，希望能对初学者有一定的帮助-this is a program for threadpool
<sunboy> 在 2025-10-01 上传 | 大小：2kb | 下载：0

[C#编程] aqws

说明：C#写的 系统安全卫士 源码-Security guard
<asdsa> 在 2025-10-01 上传 | 大小：2.11mb | 下载：0

[C#编程] threadpool

说明：threadpool简单小程序，希望能对初学者有一定的帮助-this is a c# program for threadpool
<sunboy> 在 2025-10-01 上传 | 大小：8kb | 下载：0

[控制台(字符窗口)编程] day

说明：输入某年某月某日，判断这一天是这一年的第几天？-Enter a certain day a year to determine the day of the year the first few days?
<shede223> 在 2025-10-01 上传 | 大小：1kb | 下载：0

[VHDL编程] SATA_Verification_IP-SystemVerilog

说明：SATA Verification IP - SystemVerilog,是使用FPGA做的sata接口部分，是一篇文档-SATA Verification IP- SystemVerilog, is to use FPGA to do sata interface part, is a document
<磊> 在 2025-10-01 上传 | 大小：394kb | 下载：0