[编译器/词法分析] BSKT2010

说明：apriori datamining demostrate
<viet> 在 2025-07-17 上传 | 大小：31kb | 下载：0

[matlab例程] fskd

说明：用matlab对2fsk信号进行调制和解调-2fsk signal using matlab on the modulation and demodulation
<周旋> 在 2025-07-17 上传 | 大小：1kb | 下载：0

[其他小程序] prog1

说明：信号加任意可调噪声，进行界面显示。初学者可以用。-Adjustable signal plus any noise, the screen display. Beginners can use.
<xiaobingliu > 在 2025-07-17 上传 | 大小：155kb | 下载：0

[其他小程序] AudioGenerator

说明：利用PC声卡做的音频信号发生器源码。供学习交流。-Done using PC sound card audio signal generator source.
<kccheung> 在 2025-07-17 上传 | 大小：294kb | 下载：0

[matlab例程] 23338_ETC_FX489

说明：23338_ETC_FX489芯片，用于GMSK调制-23338_ETC_FX489 chip for GMSK modulation
<周旋> 在 2025-07-17 上传 | 大小：85kb | 下载：0

[matlab例程] gmsk_tut

说明：介绍了GMSK的背景，基本原理，调制解调方式等内容（英文）-GMSK introduces the background, basic principles, modulation and demodulation, etc. (English)
<周旋> 在 2025-07-17 上传 | 大小：125kb | 下载：0

[汇编语言] lmsdsp

说明：是lms算法在54X上实现的汇编程序哦，可能有错误，给大家个参考啦-Lms algorithm is implemented in assembler on the 54X Oh, there may be errors, give you a reference Rights
<cheng lixiang> 在 2025-07-17 上传 | 大小：3kb | 下载：0

[VHDL编程] EDA1

说明：完成一位二进制全减器的设计，采用文本输入法分别实现，分层设计，底层采用半加器和逻辑门实现。-Completion of a binary full subtracter design, implementation, respectively, using the text input method, hierarchical design, are based on half adder and logic gates.
<周旋> 在 2025-07-17 上传 | 大小：382kb | 下载：0

[VHDL编程] EDA2

说明：模可变计数器的设计：设置一位控制位M，要求M=0，模23计数；M=1，模109计数；计数结果用动态数码管表示。-Die Variable Counter Design: Setting a control bit M, requires M = 0, module 23 counts M = 1, module 109 counts count the results of dynamic digital control said.
<周旋> 在 2025-07-17 上传 | 大小：157kb | 下载：0

[Internet/网络编程] rss2sql-9

说明：Accept rss and store it in sql the application is written in perl
<pruah> 在 2025-07-17 上传 | 大小：4kb | 下载：0

[VHDL编程] EDA3add

说明：序列信号发生器与检测器设计：用状态机设计实现串行序列检测器的设计，先设计（可用原理图输入法）序列信号发生器产生序列：0111010011011010；再设计检测器，若检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。-Sequence signal generator and detector design: The Design and Implementation of a serial sequence of state machine design of
<周旋> 在 2025-07-17 上传 | 大小：176kb | 下载：0

[VHDL编程] EDA4

说明：数字钟设计：实现动态数码管显示时分秒； 可以预置为12小时计时显示和24小时计时显示；一个调节键，用于调节目标数位数字。对调节的内容敏感，如调节分钟或秒时，保持按下时自动计数，否则以脉冲计数。 -Digital clock design: dynamic digital display, hour can be preset to 12-hour time display and 24-hour time display a regulatory key target for reg
<周旋> 在 2025-07-17 上传 | 大小：204kb | 下载：0