[其他小程序] svdc

说明：奇异值阈值降噪，采用平均阈值以及中值阈值对信号进行处理，最后可进行对比结果(singular value composition)
<疯狂的代码> 在 2025-07-04 上传 | 大小：343kb | 下载：0

[C#编程] EconomicOperation

说明：协助政府完成的一个大屏展示系统，主要用到的控件有chart、map等。(A large screen display system that helps the government complete the main control system. There are chart, map and so on.)
<念宇儿> 在 2025-07-04 上传 | 大小：9kb | 下载：0

[手机短信编程] 1

说明：短信接口,java实现到短信接口代码,用于和手机短信进行连接(SMS interface, Java implementation to SMS interface code.)
<1230s> 在 2025-07-04 上传 | 大小：1kb | 下载：0

[其他小程序] guildbank

说明：MuOnline Guild Bank 97-Season 2
<r00tme> 在 2025-07-04 上传 | 大小：2.53mb | 下载：0

[数值算法/人工智能] Python3-廖雪峰

说明：Python 学习的书籍，廖雪峰的Python 学习教程用书(Python Learning Books, Liao Xuefeng's Python Learning Tutorial Book)
<最后的牧羊人> 在 2025-07-04 上传 | 大小：3.33mb | 下载：0

[Windows编程] 864994

说明：很好用的串口开发类 Very easy to use the serial development class()
<UON-98480> 在 2025-07-04 上传 | 大小：7kb | 下载：0

[界面编程] inlineipsertion

说明：很好的一个聊天工具 A good chat tool()
<UON-98480> 在 2025-07-04 上传 | 大小：227kb | 下载：0

[数学计算/工程计算] BP Matlab

说明：BP神经网络算法代码 ，可以用来分类与预测(BP neural network algorithm code can be used for classification and prediction.)
<筱旭呀> 在 2025-07-04 上传 | 大小：11kb | 下载：0

[VHDL编程] at7_ex01

说明：8个LED执行流水灯。流水灯依次循环点亮。基于vivado平台编写的Verilog代码(The 8 LED executes the flow light. The flow light is turned on and out in turn. Verilog code based on vivado platform)
<24fh> 在 2025-07-04 上传 | 大小：512kb | 下载：0

[VHDL编程] at7_ex03

说明：使用FPGA内部的PLL产生时钟，计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
<24fh> 在 2025-07-04 上传 | 大小：721kb | 下载：0

[VHDL编程] at7_ex04

说明：通过LED闪烁控制器的代码，使用Vivado工具配置定义一个IP核，在用户工程中可随意添加这个IP核作为设计的一部分，如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
<24fh> 在 2025-07-04 上传 | 大小：1.75mb | 下载：0

[VHDL编程] at7_ex05

说明：实现PC端通过UART发送数据到FPGA，FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
<24fh> 在 2025-07-04 上传 | 大小：736kb | 下载：0