[matlab例程] fftw-3.3.4-dll64

说明：FFTW 64位FFTW算法库，MATLAB 就是调用这个库-FFTW 64BIT FFT
<罗兰> 在 2025-09-20 上传 | 大小：2.7mb | 下载：0

[matlab例程] Hamming_Code

说明：This code is very useful to find the hamming distance
<pravin> 在 2025-09-20 上传 | 大小：7kb | 下载：0

[matlab例程] sandianping

说明：三相电压型 ＰＷ Ｍ 整流器， 三相电压型 ＰＷ Ｍ 整流器-Three-phase voltage type PWM rectifie
<黄杰> 在 2025-09-20 上传 | 大小：12kb | 下载：0

[其他小程序] FFTWDocumentationCN

说明：FFTW C++库调用说明文档，中文说明文档-FFTW C++ DOCUMENT FOR FFTW LIBRARY
<罗兰> 在 2025-09-20 上传 | 大小：190kb | 下载：0

[界面编程] SRTMTCS

说明：在个人计算机PC上设计一简单实时多任务控制系统软件并调试通过。 1、要求至少包括三个相对独立的任务： （1）键盘和显示器管理 图形显示实时时钟，PV ，SV，MV和P，I，D，MH，ML， ， 等参数，并可通过键盘在线修改，键盘管理应能容错（手/自动切换和输出选做），修改参数时画面应继续显示刷新。 （2）控制计算：构成标准变增益构成标准变增益PID数字调节器。 包括变增益（增益系数0.25），不完全微分，输出限幅，控制周期>4秒。 （3）过程数据采集（模拟计算）
<Ray> 在 2025-09-20 上传 | 大小：13.67mb | 下载：0

[LabView] DS-Reader-With-Attributes

说明：DS Reader With Attributes
<王海> 在 2025-09-20 上传 | 大小：18kb | 下载：0

[VHDL编程] DDS

说明：基于fpga的DDS详细设计方案 verilog语言 正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-Direct Digital Synthesizer base on fpga use verilog Sine calculator to calculate the value of the digital phase sine wave amplitu
<网窝囊> 在 2025-09-20 上传 | 大小：5.67mb | 下载：0

[其他智力游戏] HitMouse

说明：疯狂打地鼠游戏，只要地鼠一出动，就可以点击小锤子打向该洞，动作比较逼真。能实现该游戏最基本要求；具有暂停功能；具有重置功能；具有退出功能；玩家能根据自己的需求选择等级；光标替换为锤子。-Crazy hamster playing games, as long as the Gophers one out, you can click on the small hammer to hit the hole, moves more realistic. To achieve the most bas
<sw> 在 2025-09-20 上传 | 大小：1.28mb | 下载：0

[VHDL编程] mpi

说明：MPI接口就是CPU和逻辑之间通信的一个接口，一般使用总线方式，总线一般有两种标准，一种是MOTO模式，另外一种是intel模式。-MPI interface is an interface for communication between the CPU and the logic, the general way of using the bus, the bus generally have two standards, one is MOTO mode, the other one i
<网窝囊> 在 2025-09-20 上传 | 大小：108kb | 下载：0

[控制台(字符窗口)编程] plating

说明：自动电镀生产线的简单生产工序操作控制软件-Simple production process operation control software automatically plating production line
<Ray> 在 2025-09-20 上传 | 大小：888kb | 下载：0

[VHDL编程] flow_proc

说明：FPGA FLOW verilog流水线把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。以芯片面积换取时间，即面积换取频率-FPGA FLOW verilog To a complex pipeline logic is divided into several blocks to achieve a relatively simple, reduce the logic level signal, increasing the frequency. The chip a
<网窝囊> 在 2025-09-20 上传 | 大小：240kb | 下载：0

[Web服务器] MD5-Ajax

说明：文档上传MD5验证码Ajax文本编辑器，bbs论坛中可能用到的功能-Ajax file upload MD5 verification code text editor
<nnj> 在 2025-09-20 上传 | 大小：3.52mb | 下载：0