资源列表
[VHDL编程] LIP6801CORE_audio_block
说明:Audip Block Verilog sourc code<jc> 在 2025-11-21 上传 | 大小:466kb | 下载:0
[教育/学校应用] studentGrade
说明:基于java web的学生成绩管理系统 学生成绩管理系统主要包括四大管理模块:参数设置、基本信息、系统查询、系统管理-Java web-based student management system performance management of student achievement management system includes four modules: parameter setting, the basic information, the system queries,<亮亮> 在 2025-11-21 上传 | 大小:466kb | 下载:1
[VHDL编程] CrossClock
说明:This paper explores the fundamentals of signal synchronization and demonstrates circuits a designer can use to handle signals that cross clock domains!<qi> 在 2025-11-21 上传 | 大小:466kb | 下载:0
[matlab例程] GettingStartedwithSimulink
说明:matlab simulink for beginners<Hung > 在 2025-11-21 上传 | 大小:466kb | 下载:0
[VHDL编程] MP3_in_CycloneII
说明:在FPGA中实现MP3的解码,verilog的,带说明文档。-In the FPGA to implement MP3 decoding, verilog, and with documentation.<Kele> 在 2025-11-21 上传 | 大小:466kb | 下载:0
[matlab例程] fuel-cells
说明:fuelcell model燃料电池模型,可直接套用。-fuel cell model_files<preston> 在 2025-11-21 上传 | 大小:466kb | 下载:0
[Windows编程] UDPFileTransferSocket
说明:模拟qq实现的udp异步传输文件-Udp simulated qq achieve asynchronous transfer files. . . . .<fangyuan> 在 2025-11-21 上传 | 大小:466kb | 下载:0
[酒店行业] VCHotelManageSys
说明:用VC实现的酒店管理系统,只要经过修改,能应用于不同场合。-Achieved with the VC hotel management system, as long as modified, can be used in different occasions.<梁先生> 在 2025-11-21 上传 | 大小:466kb | 下载:0
[Dephi控件源码] 982128_1272264661nfUU
说明:Ndis delphi 数据包捕获 Ndis delphi-Ndis delphi 数据包捕获<陈力> 在 2025-11-21 上传 | 大小:466kb | 下载:0