[系统编程] 大华视频监控客户端源代码

说明：VC开发的大华公司视频监控客户端源代码
<zy4944796@yahoo.com.cn> 在 2009-07-11 上传 | 大小：20.95mb | 下载：11

[uCOS开发] UCOSII

说明：基于三星2410UCOSII的几个演示程序-Samsung 2410UCOSII based on a few demo program
<金家东> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[压缩解压] thebrideday

说明：个人制作小网站,阿斯多夫噶是的反对撒噶斯蒂芬噶沃尔夫的是使得噶是的高发司地方-my new web adgfasdfasdfsdfasdfsadfas
<鹏少> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[嵌入式Linux] 6410_test

说明：OK6410开发板裸机调试程序,各种功能齐全，文件解压即可。-OK6410 bare board debugger, various functional and extract the files to.
<方伟权> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[android开发] android(12-16)

说明：android 游戏开发大全 12u-16章源代码，适合入门级人员-android game developers Daquan 12u-16 source code, suitable for entry-level personnel
<丛日昊> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[图形图像处理(光照,映射..)] Cap0615

说明：用工业相机采集压缩图像，程序用到数据库，队列应用，ftp传输等。vc++代码-Industrial cameras capture compressed image, the program used the database queue application, ftp transfer. vc++ code
<yyhh> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[单片机(51,AVR,MSP430等)] STM32F10x_StdPeriph_Lib_V3.5.0

说明：stm32 mdk 工程框架实例挺好的 大家可以-stm32 mdk engineering fr a mework instance
<zx> 在 2025-05-20 上传 | 大小：20.94mb | 下载：0

[其他行业] Character-Segmentatio-OPEN-CV-

说明：Character Segmentation for Devanagari scr ipt Using OPEN CV 2.3 and Visual C-Character Segmentation for Devanagari scr ipt Using OPEN CV 2.3 and Visual C++
<Savita> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[C#编程] UpLoadFilesForGsoapWS

说明：C++利用gsoap上传文件到WebService服务器,其中XServer为Asp.net工程,CppUpDnFileTester为VC++利用GSoap调用后台WebService-C++ use gsoap WebService upload files to the server, where the XServer is Asp.net project, CppUpDnFileTester for the VC++ use G
<yujian> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[OpenCV] sift

说明：sift代码实现超详细，只有三部分，h，hpp，main避免代码分散看不懂,opencv下实现-sift code ultra-detailed, and only three parts, h, hpp, main avoid dispersion can not read the code, under opencv achieve
<jiajia> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[其他小程序] 6410_test

说明：OK6410开发板光盘里的测试程序，测试开发板功能(OK6410 development board disc test procedure, test development board function)
<D2O > 在 2025-05-20 上传 | 大小：20.95mb | 下载：0

[VHDL编程] y1

说明：FPGA input clock frequency 50Mhz, try to design a frequency divider to realize 1Hz count signal. Requirements: writing design modules; Write the test model.
<pluss> 在 2025-05-20 上传 | 大小：20.95mb | 下载：0