[微处理器(ARM/PowerPC等)] S3C2443 OpenOCD target script

说明：Put file into OpenOCD scr ipts\target directory and OpenOCD will recognize S3C2443 CPU properly from JTAG ID.
<mk5044711> 在 2022-02-17 上传 | 大小：598byte | 下载：0

[VHDL编程] pipo_piso Verilog

说明：Verilog codes for pipo_piso
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：828byte | 下载：0

[VHDL编程] VERILOG ALL BASIC CODES

说明：Basic verilog codes for combination and sequential designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：9.13kb | 下载：1

[VHDL编程] Counter_verilog

说明：Verilog codes for different counters
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：2.2kb | 下载：0

[VHDL编程] FSM_design using Verilog

说明：FSM verilog (Mealy and moore)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：697byte | 下载：0

[VHDL编程] Memory Verilog

说明：ROM,RAM (dual port)- Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：1.55kb | 下载：0

[VHDL编程] CSD Multiplier_Verilog

说明：CSD Multiplier Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：1.41kb | 下载：0

[VHDL编程] Low Power Multiplier Verilog

说明：Low Power Multiplier Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：2.43kb | 下载：0

[VHDL编程] VHDL codes for Combinational Designs

说明：VHDL codes for Combinational Designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：3.7kb | 下载：0

[VHDL编程] VHDL codes for Sequential Designs

说明：VHDL codes for Sequential Designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：4.05kb | 下载：0

[VHDL编程] Image Steganography_VHDL

说明：Complete VHDL codes for Image Steganography project
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：8.66kb | 下载：0

[VHDL编程] NoC Verilog Codes

说明：Network on Chip design using XY routing algorithm with FPGA implementation (Verilog)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：7.59kb | 下载：0