[单片机(51,AVR,MSP430等)] LCD时钟C51

说明：//日历时钟 //按AN1,进入设置状态 //按AN2,停止闹钟声音 //按AN3,依次进入闹钟功能是否启用，闹钟时,分秒,年,月,日及时间时,分,秒的设置,直到退出设置状态 //按AN4,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 //LCD第二排中间显示小喇叭，表示启用闹钟功能，无则禁止闹钟功能（可在调整状态进行设置） //正常状态,LCD上排最前面显示自定义字符,LCD下排最前面闪动"willar" //设置状态,LCD上排最前面显
<李林> 在 2025-06-19 上传 | 大小：5kb | 下载：0

[单片机(51,AVR,MSP430等)] LCD时钟ASM

说明：日历时钟 按AN3,依次进入闹钟功能，闹钟时间，年,月,日和时,分,秒模式，直致退出设置状态 按AN4,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 闹钟响时，按AN4即可停止闹钟的声响 正常状态,上排最前面显示一自定义字符，下排最前面闪动"willar" 设置状态,LCD上排最前面显示"P",下排最前面设置闹钟时显示"alarm:"，其他显示"time:" 闹钟启用时，在LCD下排中间显示一小喇叭，闹钟禁用时，无此小喇叭 年
<李林> 在 2025-06-19 上传 | 大小：5kb | 下载：0

[单片机(51,AVR,MSP430等)] 51单片机系统中的触摸屏坐标算法

说明：对于触摸屏一般使用在高档的单片机中，但在抵挡的单片机中仍然可以使用触摸屏，它们的算法思想基本相同-for general use in the high-end microprocessor, but resist the MCU can still use touch screen, their thinking basically the same algorithm
<> 在 2025-06-19 上传 | 大小：184kb | 下载：0

[嵌入式/单片机编程] AM29LV160编程源代码可以作为Flash擦写程序的典范

说明：该程序代码实现对Flash Rom AM29LV160烧写数据的功能-code to achieve the right Flash Rom AM29LV160 burning data functions
<> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[微处理器(ARM/PowerPC等)] ARM JTAG实时仿真器安装和使用指南

说明：该文档讲述了ARM JTAG实时仿真器安装的方法-the document on the ARM JTAG real-time simulator installation methods
<> 在 2025-06-19 上传 | 大小：681kb | 下载：0

[单片机(51,AVR,MSP430等)] 深入浅出LPC9401 Flash 单片机

说明：本文档主要介绍了LPC9401 Flash单片机的功能及应用，有一定的参考价值-This document introduces the LPC9401 Flash MCU functions and applications, there will be some reference value
<> 在 2025-06-19 上传 | 大小：1.86mb | 下载：0

[嵌入式Linux] linux程序设计源码

说明： Linux程序源码， 共20个在Linux下的程序 -Source Linux program, a total of 20 in the procedure under Linux
<王连杰> 在 2025-06-19 上传 | 大小：509kb | 下载：0

[VHDL编程] 用cpld实现曼彻斯特编码

说明：用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码，用于通信中-cpld achieve with Manchester encoding with Verilog HDL Manchester encoding. for Communication
<*> 在 2025-06-19 上传 | 大小：4kb | 下载：0

[VHDL编程] 异步FIFO存储器的控制设计

说明：异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.-asynchronous FIFO controller design for the main asynchronous FIFO controller design. The language used Verilog HDL.
<*> 在 2025-06-19 上传 | 大小：6kb | 下载：0

[VHDL编程] D触发器的设计

说明：D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.
<*> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] 用一位全加器组成四位全加器

说明：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。-All-Canadian with a composed four-adder. The language used is the Verilog HDL. In addition main The design.
<*> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] 指令译码电路的设计

说明：指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.-instruction decoder circuit design. Mainly used in digital circuit design. The language used for Verilog HDL.
<*> 在 2025-06-19 上传 | 大小：4kb | 下载：0