资源列表

« 1 2 ... .17 .18 .19 .20 .21 2522.23 .24 .25 .26 .27 ... 33928 »

[DSP编程ccs_volume1

说明:320TMSC54XXDSP音量控制程序。使用CCS编译。-320TMSC54XXDSP volume control procedures. Use CCS compiler.
<张衡> 在 2025-06-23 上传 | 大小:5kb | 下载:0

[单片机(51,AVR,MSP430等)liushuideng

说明:针对9E5开发板写的一个流水灯程序,已经调试,绝对可用。-against 9E5 development board to write a water lights procedures, testing has definitely available.
<xiangwei> 在 2025-06-23 上传 | 大小:15kb | 下载:0

[单片机(51,AVR,MSP430等)cy7c68013dev_io

说明:cy7c68013的输入输出源码 和HEX文件 实现对键盘的读和对数码管的写操作 -cy7c68013 source of input and output documents and HEX keyboard to achieve the right time and write digital control operation
<> 在 2025-06-23 上传 | 大小:19kb | 下载:0

[单片机(51,AVR,MSP430等)9e5_simple_LED

说明:我自己写的一个c语言程序,针对9E5开发板,控制LED。-I wrote it myself a c language program against 9E5 development boards, LED control.
<xiangwei> 在 2025-06-23 上传 | 大小:15kb | 下载:0

[嵌入式/单片机编程FPGA-CPLD_DesignTool

说明:FPGA-CPLD_DesignTool,事例程序陆续上传请需要的朋友下载-FPGA-CPLD_DesignTool, examples please upload procedures need to have a friend download
<> 在 2025-06-23 上传 | 大小:384kb | 下载:0

[VHDL编程FPGA-CPLD_DesignTool(example3-4)

说明:FPGA-CPLD_DesignTool,事例程序3-4陆续上传请需要的朋友下载-FPGA-CPLD_DesignTool. 3-4 examples procedures have requested upload download a friend in need
<> 在 2025-06-23 上传 | 大小:151kb | 下载:0

[VHDL编程FPGA-CPLD_DesignTool(5-6)

说明:FPGA-CPLD_DesignTool(example5-6),需要的朋友可以下载-FPGA-CPLD_DesignTool (example5-6), a friend in need can be downloaded
<> 在 2025-06-23 上传 | 大小:369kb | 下载:0

[单片机(51,AVR,MSP430等)78k0x2selfprogram

说明:
<haha> 在 2025-06-23 上传 | 大小:762kb | 下载:0

[DSP编程C5000DSPlbq

说明:C5000系列DSP上实现自适应滤波器的源码,汇编语言编写的,可直接在CCS上运行-C5000 Series DSP achieve adaptive filter source code, written in assembly language. directly run in CCS
<张衡> 在 2025-06-23 上传 | 大小:9kb | 下载:0

[DSP编程20070116151416367

说明:在ADI的TS系列DSP上编写的32位定点FIR滤波器的程序-ADI in the TS Series DSP prepared on the 32 sentinel FIR filter process
<张衡> 在 2025-06-23 上传 | 大小:20kb | 下载:0

[单片机(51,AVR,MSP430等)xc164cm_adc_timer

说明:Infineon单片机XC164CMADC模数转换模块和定时器中断例程-Infineon MCU XC164CMADC analog-to-digital conversion module and the timer interrupt routines
<haha> 在 2025-06-23 上传 | 大小:468kb | 下载:0

[VHDL编程FPGA-CPLD_DesignTool(7)

说明:FPGA-CPLD_DesignTool(example7),需要的朋友可以下载-FPGA-CPLD_DesignTool (example7) a friend in need can be downloaded
<> 在 2025-06-23 上传 | 大小:12.28mb | 下载:0
« 1 2 ... .17 .18 .19 .20 .21 2522.23 .24 .25 .26 .27 ... 33928 »

源码中国 www.ymcn.org