资源列表

« 1 2 ... .88 .89 .90 .91 .92 27593.94 .95 .96 .97 .98 ... 33928 »

[单片机(51,AVR,MSP430等)SIM-Reader-device

说明:基础的STC单片机SIM卡读卡器程序,能实现APDU的处理。-STC microcontroller-based SIM card reader program, to achieve APDU processing.
<liu> 在 2025-06-17 上传 | 大小:50kb | 下载:0

[单片机(51,AVR,MSP430等)F320Sim-Reader-device

说明:f320单片机的读卡器固件程序,配合一起发的驱动程序和MFC程序完成读卡器的功能。-f320 SCM reader firmware, drivers issued together with the MFC process is completed and the card reader functions.
<liu> 在 2025-06-17 上传 | 大小:172kb | 下载:0

[单片机(51,AVR,MSP430等)F320HID

说明:这是一个f320单片机的HID程序,支持标准的请求和HID数据的传输。-This is a single-chip HID f320 procedures, transfer requests and supports standard HID data.
<liu> 在 2025-06-17 上传 | 大小:300kb | 下载:0

[微处理器(ARM/PowerPC等)fullAdder32

说明:阵列加法器,实现加法功能,快速加法的功能,verilog代码-Array adder adding function to achieve rapid addition of features, verilog code
<蒋帅> 在 2025-06-17 上传 | 大小:2kb | 下载:0

[微处理器(ARM/PowerPC等)STML_GCSAv140409BLUENRGDEMO

说明:STeval-IDB002v1 开发板官方源码,从供应商初获取的。-STeval-IDB002v1 development board official source, obtained from the suppliers early.
<许伟男> 在 2025-06-17 上传 | 大小:5.15mb | 下载:0

[DSP编程5509Timer_csl

说明:用CSL函数库实现定时器中断。开发平台:瑞泰vc5509-a开发板。-CSL library achieved by the timer interrupt. Plat: Skandia vc5509-a development board.
<chengxuyuan> 在 2025-06-17 上传 | 大小:136kb | 下载:0

[微处理器(ARM/PowerPC等)add_verilog

说明:2位全加器,实现全加器的功能,有近位的加法,输出也有近位,还有testbench,进行验证,验证通过-Two full adders, to achieve full adder function, nearly bit adder, there are nearly bit output
<蒋帅> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程shift_reg

说明:移位寄存器,实现了16位移位寄存器的功能,基本原理可以供大家参考-Shift registers to achieve a 16-bit shift register function, the basic principles for your reference
<蒋帅> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程TLB

说明:用verilog语言实现了快速线性列表的查找,程序实现了一个基本框架,下载下来可以添加新内容-Using verilog language to achieve a fast linear list to find the program implements a basic fr a mework, you can add new content downloaded
<蒋帅> 在 2025-06-17 上传 | 大小:7kb | 下载:0

[VHDL编程Adder_Array

说明:用verilog 实现了一个加法器阵列的计算,32位,位数可以扩展。-Verilog achieved by calculating an adder array 32, the median can be extended.
<蒋帅> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程ParallelSerialMult

说明:用verilog代码实现了 并行线性序列乘法器,流水线技术实现了乘法操作-Verilog code using a linear sequence of parallel multipliers, pipeline technology to achieve a multiplication operation
<蒋帅> 在 2025-06-17 上传 | 大小:2kb | 下载:0

[微处理器(ARM/PowerPC等)mpu6050_DMP

说明:用于四轴飞行器,MPU6050芯片,代码-Four aircraft used, MPU6050 chip
<liuzewen> 在 2025-06-17 上传 | 大小:64kb | 下载:0
« 1 2 ... .88 .89 .90 .91 .92 27593.94 .95 .96 .97 .98 ... 33928 »

源码中国 www.ymcn.org