[其他嵌入式/单片机内容] Arduino_WebRadio_player

说明： -===== Arduino Web radio player ==== - -===== Arduino Web radio player ====
<Anand> 在 2025-11-15 上传 | 大小：486kb | 下载：0

[单片机(51,AVR,MSP430等)] 333

说明：串口通信主要用与单片机与单片机后电脑通信，具有广泛试用性-Serial communication
<瑶瑶> 在 2025-11-15 上传 | 大小：1kb | 下载：0

[uCOS开发] LPC1768AD

说明：LPC1768上AD转换代码，包括anglog test board AD原理图，实验步骤-AD on LPC1768 conversion code, including the test board AD anglog schematic diagram, experimental steps
<徐子熠> 在 2025-11-15 上传 | 大小：2.86mb | 下载：0

[VHDL编程] i2c_ms5611

说明：FPGA实现 I2C 总线读取MS5611气压计的程序-FPGA implementation of the I2C bus to read the MS5611 barometer
<yxs> 在 2025-11-15 上传 | 大小：4kb | 下载：0

[微处理器(ARM/PowerPC等)] Switch_Power-2

说明：移相控制隔离型半桥双向DC到DC变换器的仿真模型-Phase shifting control isolation half bridge bi-directional DC to DC converter simulation model
<陈歌> 在 2025-11-15 上传 | 大小：13kb | 下载：0

[微处理器(ARM/PowerPC等)] CHG_20121212_01

说明：单相离网逆变器，半桥式I型结构，三电平逆变。simulink仿真模型-Single-phase off-grid inverter, half bridge type I structure, three level inverter.Simulink simulation model
<陈歌> 在 2025-11-15 上传 | 大小：11kb | 下载：0

[微处理器(ARM/PowerPC等)] CHG_20121211_01

说明：单相逆变，采用单极性倍频调制模式，两电平逆变，simulink仿真模型-Single phase full bridge inverter, and adopts the model of single polarity modulation frequency doubling, two level inverter, simulink simulation model
<陈歌> 在 2025-11-15 上传 | 大小：12kb | 下载：0

[VHDL编程] vip_ex9

说明：本段源码实现功能为从摄像头采集到VGA输出的FPGA代码，内附编译好的工程文件-This segment functions as a collection source implementation the camera to the VGA output of the FPGA code, containing compiled project file
<松> 在 2025-11-15 上传 | 大小：24.93mb | 下载：0

[VHDL编程] h264

说明： This is an example top level module for the H264 submodules. Each implementation will differ at the top level due to differing number of video streams, resolution, and RAM type and interface. This is thus just a skeleton implementation.- T
<aa> 在 2025-11-15 上传 | 大小：52kb | 下载：0

[VHDL编程] vga_lcd

说明：VGA LCD interface Uses gray codes to move one clock domain to the other. Flags are synchronous to the related clock domain - empty: synchronous to read_clock - full : synchronous to write_clock-VGA LCD interface Uses gray codes to
<aa> 在 2025-11-15 上传 | 大小：46kb | 下载：0

[VHDL编程] e1-framer

说明：e1 fr a mer / de-fr a mer based on itu-t standards state machine using GRAY CODE (or trying to use GRAY CODE
<aa> 在 2025-11-15 上传 | 大小：3kb | 下载：0

[VHDL编程] ddr_sdr

说明：DDR SDRAM Controller Core - has been designed for use in XILINX Virtex II FPGAs - works with DDR SDRAM Device MT46V16M16 without changes - may be easily adapted to any other DDR SDRAM device-DDR SDRAM Controller Core - has been designe
<aa> 在 2025-11-15 上传 | 大小：37kb | 下载：0