[嵌入式Linux] supermarket

说明：超市管理系统，包含商品的增、删、改、查、排，以及文件的读写-Read supermarket management systems, including commodity add, delete, change, search, row, as well as documents
<王维一> 在 2025-06-27 上传 | 大小：4kb | 下载：0

[嵌入式Linux] fruit

说明：水果管理系统，包含着水果的增、删、改、查、排，等主要功能-Fruits management system, including the fruit add, delete, change, search, row, and other major functions
<王维一> 在 2025-06-27 上传 | 大小：3kb | 下载：0

[单片机(51,AVR,MSP430等)] shizhong

说明：用1602lcd液晶屏显示时间，年月日，可以进行手动调整-1602LCD LCD screen with the time, date, can be manually adjusted
<奉志强> 在 2025-06-27 上传 | 大小：51kb | 下载：0

[单片机(51,AVR,MSP430等)] ledcontroller

说明：基于STM32的led序列控制程序，可以编码实现32行任意列的图形，借助视觉暂留实现图形显示。-Based on the STM32 led sequence control program can realize coding pattern 32 rows of any column, with the persistence of vision to realize the graphic display.
<wangborui> 在 2025-06-27 上传 | 大小：2.14mb | 下载：0

[单片机(51,AVR,MSP430等)] text

说明：智能停车场语音板控制系统,STC89C58rd+-bus station voice controlling system
<yaoyangui> 在 2025-06-27 上传 | 大小：92kb | 下载：0

[VHDL编程] stopwatch

说明：在FPGA上实现秒表，有分秒毫秒三中不同显示。仅供参考，不算优质的代码-Realize stopwatch on FPGA, minutes and seconds there are three different display milliseconds. For reference only, not the quality of the code
<> 在 2025-06-27 上传 | 大小：1.28mb | 下载：0

[VHDL编程] led_flash

说明：一个简单的流水灯设计，适用于Verilog入门的同学，练习如何进行简单的硬件语言描述-A simple water lamps designed for Verilog entry students practice how to make simple hardware descr iption language
<> 在 2025-06-27 上传 | 大小：596kb | 下载：0

[单片机(51,AVR,MSP430等)] uboot-bn-nook-hd-fastboot-master

说明：uboot快速启动代码，欢迎参考，主机模式-uboot fastboot master is used in the ARM borad
<liuzewen> 在 2025-06-27 上传 | 大小：12.46mb | 下载：0

[VHDL编程] my_alu

说明：一个简单的ALU程序设计，实现以下功能： 逻辑运算：与、或、非、异或、逻辑左移、逻辑右移 算术运算：加、减 -A simple ALU program designed to achieve the following functions: logic operations: AND, OR, NOT, XOR logical left, logical shift right arithmetic operations: addition, subtraction
<> 在 2025-06-27 上传 | 大小：580kb | 下载：0

[VHDL编程] Serial_Adder

说明：注意：是verilog语言写的 一bit的全加器，实现4位数的串行加法器，一个时钟能完成一次一bit的全加-Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder
<> 在 2025-06-27 上传 | 大小：521kb | 下载：0

[VHDL编程] time_test

说明：利用10M的时钟，设计一个单周期形状的周期波形。这是用Verilog写的-Use 10M clock cycle design a single cycle waveform shape. This is written in Verilog
<猪肉先生> 在 2025-06-27 上传 | 大小：536kb | 下载：0

[VHDL编程] XC3S400TQ144

说明：Just little program for xilinx FPGA. It is can be used as a example for education.
<Ruslan> 在 2025-06-27 上传 | 大小：311kb | 下载：0