[单片机(51,AVR,MSP430等)] NXP-LPC1788-I2C1

说明：基于LPC1788的i2c1驱动程序，以及i2c1的测试程序。-Based on the LPC1788 i2c1 drivers, and i2c1 testing procedures.
<LIHONG> 在 2025-06-21 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] NXP-LPC1788--UART

说明：基于LPC1788的UART驱动程序，以及UART的测试程序。-Based on the LPC1788 UART drivers, and UART testing procedures.
<LIHONG> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[单片机(51,AVR,MSP430等)] NXP-LPC1788--Timer

说明：基于LPC1788的Timer驱动程序，以及Timer的测试程序。-Based on the LPC1788 Timer drivers, and Timer testing procedures.
<LIHONG> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] HEED-Protocol-in-Matlab

说明：HEED: a hybrid, energy-efficient, distributed clustering approach for ad hoc sensor networks
<haber13> 在 2025-06-21 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] BLE-CC254x-1.3.2-DHT11

说明：基于BLE-CC2540的DHT11程序-Based BLE-CC2540 of DHT11 program
<黄LW> 在 2025-06-21 上传 | 大小：9.27mb | 下载：0

[VHDL编程] FIFO

说明：用verilog语言编写的FIFO文件，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令，希望能够帮助读者-With verilog language FIFO file, which is a traditional sequential execution method, first enter the command to finish and retire, followed by only the second instruction execution, h
<huawei> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] FSM

说明：用verilog语言编写的FSM文件，有限个状态及在这些状态之间的转移和动作等行为的数学模型，在计算机领域有着广泛的应用。-Mathematical model with verilog language FSM file transfer and finite number of states and actions between these states and other behavior in the computer industry has a wide range of appl
<huawei> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] AD1674-160

说明：AD1674驱动程序 用KEIL开发 带仿真图纸用51单片机驱动- AD1674 driver simulation drawings with 51 single-chip microcomputer with KEIL development belt drive
<xiaoyuhan> 在 2025-06-21 上传 | 大小：141kb | 下载：0

[VHDL编程] CLA_20

说明：用verilog语言编写的CLA_20文件。CLA_20是20位超前进位加法器的源代码，该代码验证后功能正确，读者可以自行编写testbench代码进行验证。-With verilog language CLA 20 files. CLA 20 is 20 lookahead adder source code after the code verification function correctly, readers can write their own testbench code fo
<huawei> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] CLA_4

说明：用verilog语言编写的CLA_4文件。CLA_4是4位超前进位加法器的源代码，该代码验证后功能正确，读者可以自行编写testbench代码进行验证。-With verilog language CLA 4 files. CLA 4 is a four-ahead adder source code after the code verification function correctly, readers can write their own testbench code for ver
<huawei> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] dual-CAN-bidirectional-communication

说明：这是一个基于K70的双CAN双向通信源码。-This is based on K70 dual CAN bidirectional communication source.
<黄LW> 在 2025-06-21 上传 | 大小：2.09mb | 下载：0

[单片机(51,AVR,MSP430等)] RS485-bidirectional-communication

说明：这是一个基于K70的双RS485双向通信源码。-This is based on K70 dual RS485 bidirectional communication source.
<黄LW> 在 2025-06-21 上传 | 大小：1.9mb | 下载：0