资源列表

« 1 2 ... .77 .78 .79 .80 .81 32182.83 .84 .85 .86 .87 ... 33928 »

[单片机(51,AVR,MSP430等)hongwaixunji

说明:此文档主要实现基于51单片机的红外循迹程序,;编程简单可靠(realise the ability of Infrared tracking)
<beenle > 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程Verilog典型电路设计-华为

说明:华为 verilog教程 典型电路设计 verilog语言 FPGA(FPGA Typical circuit design)
<headachebill > 在 2025-06-20 上传 | 大小:263kb | 下载:0

[VHDL编程华为_FPGA设计高级技巧Xilinx篇

说明:华为FPGA设计高级技巧Xilinx篇 华为FPGA设计 verilog语言(HuaWei FPGA Advanced design techniques Xilinx)
<headachebill > 在 2025-06-20 上传 | 大小:1.9mb | 下载:0

[VHDL编程Vivado 简明教程

说明:vivado简明教程 vivado入门教程 vivado简易教程(vivado API Tutorial Vivado)
<headachebill > 在 2025-06-20 上传 | 大小:4.56mb | 下载:0

[VHDL编程华为_FPGA设计流程指南

说明:华为_FPGA设计流程指南 FPGA设计入门教程(Huawei FPGA Design process guide)
<headachebill > 在 2025-06-20 上传 | 大小:177kb | 下载:0

[嵌入式/单片机编程Digital Data Logger - MPLAB

说明:This is a source code for digital data logger using PIC micro-controller
<sadii > 在 2025-06-20 上传 | 大小:30kb | 下载:0

[VHDL编程LIFO_Spartan3

说明:The code for a LIFO in verilog
<sadii > 在 2025-06-20 上传 | 大小:494kb | 下载:0

[VHDL编程Clock generator

说明:A clock Generator in verilog
<sadii > 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程Chapter 4

说明:codes and simulation of chapter 4
<sadii > 在 2025-06-20 上传 | 大小:32kb | 下载:0

[VHDL编程Chapter 8

说明:verilog code and simulationsof chapter4
<sadii > 在 2025-06-20 上传 | 大小:29kb | 下载:0

[VHDL编程src

说明:Digit serial adder, can be used in digital filter design You can choose the pipeline length, digit size and the word length of the adder.
<hochet > 在 2025-06-20 上传 | 大小:4kb | 下载:0

[嵌入式/单片机编程CSR_1020_mouse

说明:利用CSR公司的BLE软件平台uEnergy SDK 3.03实现1020的鼠标.(Using CSR's BLE software platform uEnergy SDK 3.03 to achieve 1020 of the mouse)
<JEF > 在 2025-06-20 上传 | 大小:712kb | 下载:0
« 1 2 ... .77 .78 .79 .80 .81 32182.83 .84 .85 .86 .87 ... 33928 »

源码中国 www.ymcn.org