[VHDL编程] LIP1251CORE_pll

说明：Digital PLL Verilog module
<jc> 在 2025-11-22 上传 | 大小：75kb | 下载：0

[VHDL编程] LIP1241CORE_hs_dll

说明：HS DLL Verilog Module
<jc> 在 2025-11-22 上传 | 大小：52kb | 下载：0

[VHDL编程] SOPC_intro

说明：sopc builder的中文介绍，台湾人写的，比较简单，适合初学者-Chinese introduction of sopc builder
<李中梅> 在 2025-11-22 上传 | 大小：175kb | 下载：0

[VHDL编程] DDR_SDRAM_design_and_conclusion

说明：DDR SDRAM总结文档，描述了DDR IP的设计挑战，接口时序，模块设计原则，调试技巧及应用指南-DDR SDRAM summary document describing the design challenge of DDR IP, interface timing, modular design principles, debugging skills and Application Guide
<李中梅> 在 2025-11-22 上传 | 大小：331kb | 下载：0

[微处理器(ARM/PowerPC等)] ScrMessage

说明：hello, my name is genius. nice to meet everybody
<Genius> 在 2025-11-22 上传 | 大小：36kb | 下载：0

[单片机(51,AVR,MSP430等)] aaa

说明：自主设计的单片机之间的双机通信代码，额外附加了自如的收发功能，使用非常方便-Self-designed two-machine communication between the microcontroller code, attached to freely send and receive extra features, easy to use
<黎明> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_parallel_serial_conversion

说明：FPGA的并行串行转换实例，两个.vhd文件-FPGA parallel serial conversion instance, two. Vhd files
<先锋> 在 2025-11-22 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl1

说明：vhdl设计实例一：时序逻辑，组合逻辑的设计实例-vhdl Design Example One: sequential logic, combinational logic design example
<先锋> 在 2025-11-22 上传 | 大小：14kb | 下载：0

[单片机(51,AVR,MSP430等)] SerialFor51

说明：)随着单片机的使用日益频繁，用其作前置机进行采集和通信也常见于各种应用，一般是利用前置机采集各种终端数据后进行处理、存储，再主动或被动上报给管理站。这种情况下下，采集会需要一个串口，上报又需要另一个串口，这就要求单片机具有双串口的功能，但我们知道一般的51系列只提供一个串口，那么另一个串口只能靠程序模拟。 -Serial For 51 MCU
<Geman> 在 2025-11-22 上传 | 大小：7kb | 下载：0

[嵌入式Linux] qt-book

说明：包含了QT编程从入门到精通的各种源代码实例-QT programming includes entry to the master from the various source code examples
<刘东慧> 在 2025-11-22 上传 | 大小：786kb | 下载：0

[VHDL编程] FPGAverilogcode

说明：verilog的学习很重要的教程，有很大的好处。-verilog tutorial learning is important, a great advantage.
<ethan> 在 2025-11-22 上传 | 大小：127kb | 下载：0

[VHDL编程] VerilogHDLdesign

说明：verilog的学习很重要的教程，有很大的好处。-verilog tutorial learning is important, a great advantage.
<ethan> 在 2025-11-22 上传 | 大小：78kb | 下载：0