[微处理器(ARM/PowerPC等)] etd-0708110-155927

说明：人工智慧單晶片電腦鼠暨機器人國內及國際邀請賽-micromouse
<zymelo> 在 2025-11-15 上传 | 大小：530kb | 下载：0

[VHDL编程] KCSJ

说明：简单的错误检测VHDL编程，有助于初学者-Simple error detection VHDL programming, help for beginners
<曹麻痹> 在 2025-11-15 上传 | 大小：968kb | 下载：0

[嵌入式/单片机编程] 4513

说明：RTC4513 I2C ACCESS ROUTINE. I use this source code with PIC(CCSC).
<ataru63> 在 2025-11-15 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl

说明：检测一组或多组又二进制码组成的脉冲序列信号，当序列检测器连续收到一组或多组序列信号，如果与预先设置的码相同的时候，输出1，否则输出0. -Detection of one or more group was composed of binary code pulse train signal, when the sequence detector continuous sequence of one or more groups received signal, if the same co
<venny> 在 2025-11-15 上传 | 大小：122kb | 下载：0

[单片机(51,AVR,MSP430等)] ourdev_565736O0VG59

说明：简易4位计分器+仿真+程序，喜欢的来拿啊-Simple four scoring device+ simulation+ Program
<孙浩> 在 2025-11-15 上传 | 大小：85kb | 下载：0

[VHDL编程] VHDL2

说明：序列信号发生器： 在系统时钟的作用下能够循环产生一组或多组序列信号的时序电路，（循环产生一组序列信号0111010011011010） 序列检测器： 检测一组或多组又二进制码组成的脉冲序列信号，当序列检测器连续收到一组或多组序列信号，如果与预先设置的码11010相同的时候，输出1，否则输出0. -Sequence of signal generator: the role of the system clock cycle to generate one or more si
<venny> 在 2025-11-15 上传 | 大小：92kb | 下载：0

[单片机(51,AVR,MSP430等)] C8051F020

说明：c8051f020的程序实例。一般的应用都有，比如串口 ad采样 pwm波 da产生波形 液晶显示-c8051f020 instances of the application. Have a general application, such as serial sampling pwm wave da ad LCD waveform generation
<朱德伟> 在 2025-11-15 上传 | 大小：1.55mb | 下载：0

[单片机(51,AVR,MSP430等)] 8qiangdaqi

说明：8路抢答器仿真,vbaffwefaergae-8dan pian ji qiang da qi
<moliangxiong> 在 2025-11-15 上传 | 大小：16kb | 下载：0

[嵌入式Linux] drivers_6410Beep.tar

说明：嵌入式的一个入门的Beep驱动，希望可以帮助到不少学嵌入式的朋友-Embedded in an entry of the Beep driver, I hope to help to a lot of learning embedded friend! !
<文辉> 在 2025-11-15 上传 | 大小：17kb | 下载：0

[其他嵌入式/单片机内容] 75448149ATmega16_code

说明：AVR单片机的各种例子，非常实用，很适合入门级-Various examples of AVR microcontroller
<陈奇特> 在 2025-11-15 上传 | 大小：342kb | 下载：0

[VHDL编程] Verilog

说明：用verilog实现七位最大公约数的算法，使用状态机，可仿真电路图-Seven with the greatest common divisor algorithm verilog implementation, the use of state machine circuit simulation
<LEEY> 在 2025-11-15 上传 | 大小：317kb | 下载：0

[VHDL编程] turbo_encoder

说明：在赛灵思的FPGA上实现turbo码的编码程序,使用Verilog语言实现。-Implemented on Xilinx FPGA in the turbo coding principle, the use of Verilog language.
<黄一> 在 2025-11-15 上传 | 大小：24kb | 下载：0