资源列表

« 1 2 ... .94 .95 .96 .97 .98 24299.00 .01 .02 .03 .04 ... 33928 »

[单片机(51,AVR,MSP430等)MAIN1

说明:控制步进电机正反转 并在lcd1602上显示转速-Reversing the stepper motor control
<xx> 在 2025-07-19 上传 | 大小:1kb | 下载:0

[VHDL编程mc

说明:通过VHDL实现H.264算法中的半像素插值模块。该模块儿可在30个周期内完成一个4x4块的横纵斜插值。-H.264 algorithm by VHDL implementation of the half pixel interpolation module. The module can be in 30 children complete a cycle of vertical and horizontal 4x4 block Xiecha value.
<吴汶泰> 在 2025-07-19 上传 | 大小:405kb | 下载:0

[VHDL编程DM9000A

说明:关于DM9000A开发,使用NIosII软件,alteraFPGA进行设计的实例-About DM9000A development, use NIosII software, alteraFPGA examples of design
<杨晓飞> 在 2025-07-19 上传 | 大小:1.84mb | 下载:0

[VHDL编程bei

说明:应用VHDL语言写的倍频器,通过对高频信号的分频得到较低频率信号的倍频-Applications written in VHDL multiplier, high-frequency signals through low frequency signal divided by the frequency
<胡佳> 在 2025-07-19 上传 | 大小:1kb | 下载:0

[VHDL编程clk_div

说明:deviseur de fréquence pour fpga
<thami> 在 2025-07-19 上传 | 大小:1kb | 下载:0

[VHDL编程counter

说明:counter design in vhdl
<rukan> 在 2025-07-19 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)GFS

说明:30MHz-512MHz宽带功率 放大器的研制放大器30MHz-512MHz宽带功率放大器的研制的研制-30MHz-512MHz 30MHz-512MHz broadband power amplifier for the development of broadband amplifier 30MHz-512MHz Development of broadband power amplifier developed
<汤闻天> 在 2025-07-19 上传 | 大小:208kb | 下载:0

[VHDL编程S6_LCD_VHDL_2C35

说明:VHDL语言编写的LCD调试程序供学习用,不具有商业目的-LCD VHDL languages ​ ​ for learning to use the debugger, does not have a commercial purpose
<杨晓飞> 在 2025-07-19 上传 | 大小:1.47mb | 下载:0

[VHDL编程S6_LCD_VHDL_2C70

说明:另一个VHDL编写的LCD学习代码,仅供学习,不具有商业目的-Another study VHDL code LCD write, only to learn, not with a commercial purpose
<杨晓飞> 在 2025-07-19 上传 | 大小:129kb | 下载:0

[VHDL编程flash_test

说明:c语言编写的flash调试程序,供参考学习-c flash debugger written for the reference study
<杨晓飞> 在 2025-07-19 上传 | 大小:4kb | 下载:0

[单片机(51,AVR,MSP430等)single-chip-interrupt

说明:单片机中断技术介绍,比较详细,对初学者有很大的帮助-the technologe of single chip interupt
<da> 在 2025-07-19 上传 | 大小:4kb | 下载:0

[VHDL编程shuzishizhong

说明:此代码是FPGA的数字时钟代码,使用的是verilog语言。-This code is the FPGA' s digital clock code, the use of the verilog language.
<秦志平> 在 2025-07-19 上传 | 大小:47kb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 24299.00 .01 .02 .03 .04 ... 33928 »

源码中国 www.ymcn.org