资源列表

« 1 2 ... .33 .34 .35 .36 .37 24638.39 .40 .41 .42 .43 ... 33928 »

[VHDL编程8bitcpu

说明:
<杨岩> 在 2025-06-23 上传 | 大小:4.52mb | 下载:0

[单片机(51,AVR,MSP430等)re-shui-qi-kong-zhi-xi-tong.doc

说明:智能家用电热水器控制系统设计 很好的资料 研究 货是比赛的用-zhi neng jia yong dian re shui qi kong zhi xi tong she ji
<高慧祥> 在 2025-06-23 上传 | 大小:32kb | 下载:0

[嵌入式/单片机编程ARM-system

说明:ARM的书籍,搞硬件的可以看看,也不错的-ARM' s books, can look out the hardware, but also good
<刘飞> 在 2025-06-23 上传 | 大小:37.35mb | 下载:0

[单片机(51,AVR,MSP430等)SD-FAT16

说明:msp430 学习必备 msp430 学习必备 msp430 学习必备-msp430 msp430 learning essential learning essential msp430 msp430 learning essential learning essential
<hezhigang> 在 2025-06-23 上传 | 大小:107kb | 下载:0

[单片机(51,AVR,MSP430等)VB.-NET--LED-electronic-billboards

说明:vb 利用VB.NET设计LED电子广告牌。 -vb using VB. NET Design LED electronic billboards.
<李明> 在 2025-06-23 上传 | 大小:144kb | 下载:0

[VHDL编程PWM256

说明:Verilog 所寫的可程式 PWM 信號產生器. 特點是設定參數時不會產生Glitch現象. 包含二個 .do 檔給 model*sim 幫助編譯及模擬.-A PWM generator writing in Verilog. This module will generate glitch while changing the setting. Including 2 .do files which can help compiling and simulating in the model
<Andy> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[DSP编程DSP

说明:DSP相关的书籍学习资料,值得学习和理解-DSP-related books, learning materials, it is worth learning and understanding
<刘飞> 在 2025-06-23 上传 | 大小:3.98mb | 下载:0

[单片机(51,AVR,MSP430等)TMS320F28335

说明:TMS320F28335及其最小应用系统设计-TMS320F28335 and its least application system design
<shenji> 在 2025-06-23 上传 | 大小:147kb | 下载:0

[VHDL编程beep

说明:用于蜂鸣器音乐演奏测试程序,可以根据实际需要更改程序!-Music performance test procedures for the buzzer, you can change the program according to actual needs!
<sun pei> 在 2025-06-23 上传 | 大小:686kb | 下载:0

[单片机(51,AVR,MSP430等)cal_mod

说明:51单片机的计算器设计 很好用 适合初学者-this is a file designed for mcs51
<王阵> 在 2025-06-23 上传 | 大小:1kb | 下载:0

[VHDL编程T51

说明:Intel 8051 的民間版 VHDL 原始碼. 在 XILINX ISE 可合成並跑過.-One of the VHDL source code for MCU 8051. This source code was been verified and successful compiles on the XILINX ISE enviroment.
<Andy> 在 2025-06-23 上传 | 大小:93kb | 下载:0

[VHDL编程Clk_Div

说明:FPGA分频器的设计,通过修改参数值可以实现各种时钟频率信号。-Divider FPGA design can be achieved by modifying the parameter values ​ ​ of various clock frequency signal.
<sun pei> 在 2025-06-23 上传 | 大小:360kb | 下载:0
« 1 2 ... .33 .34 .35 .36 .37 24638.39 .40 .41 .42 .43 ... 33928 »

源码中国 www.ymcn.org