[VHDL编程] uart_verilog.tar

说明：在FPGA上实验UART的verilog源码,可综合,已测试OK.-The experimental UART on FPGA verilog source
<libaizhang> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_i80_verilog.tar

说明：在FPGA上通过i80(intel 8080)接口驱动LCD的verilog源码.-In the FPGA i80 (intel 8080) interface to the LCD driver verilog source.
<libaizhang> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] MAIFRE1-DEMO

说明：非接触IC卡读卡程序，读写MF1卡操作，含有读写密码等操作，读写数据-Non-contact IC card reader procedures, read and write MF1 card operation, read and write passwords contain other operations, read and write data
<cqh> 在 2025-06-27 上传 | 大小：230kb | 下载：0

[单片机(51,AVR,MSP430等)] VB_DEMO-V1.0

说明：用VB语言写的一款空气检测上位机源码程序，希望对大家有用处。-VB language written in a PC source air testing procedures, we hope to be useful.
<cqh> 在 2025-06-27 上传 | 大小：16kb | 下载：0

[单片机(51,AVR,MSP430等)] adxl

说明：STM32驱动adxl的代码,经调试可用-STM32 drive adxl code, debugging available
<shunli> 在 2025-06-27 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] 5dc6578a7bbb

说明：Signal generator based on the one-chip computer C8051F120, including triangle wave, sine wave, sawtooth wave produced!-Signal generator
<张忠> 在 2025-06-27 上传 | 大小：87kb | 下载：0

[单片机(51,AVR,MSP430等)] lcd

说明：stm32驱动LCD单色液晶屏，经调试可用-stm32 drive LCD monochrome LCD screen, debugging available
<shunli> 在 2025-06-27 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] M60diantiao

说明：可以控制无刷电机电调，可以调试电调，送给可以开发的人员来研究吧-You can control brushless ESCs
<yanhe> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[微处理器(ARM/PowerPC等)] STM32

说明： 这是ST提供的3个启动文件，分别适用于不同容量的STM32芯片。 这三个文件为： startup_stm32f10x_ld.s startup_stm32f10x_md.s startup_stm32f10x_hd.s 其中，ld.s适用于小容量 产品；md.s适用于中等容量产品；hd适用于大容量产品； 这里的容量是指FLASH的大小.判断方法如下： 小容量：FLASH≤32K 中容量：64K≤FLASH≤128K 大容量：256K≤FL
<xie> 在 2025-06-27 上传 | 大小：9kb | 下载：0

[单片机(51,AVR,MSP430等)] F169-IIC-AT24CXX

说明：MSP430F169 iic AT24C-MSP430F169 iic AT24CXX
<吕云曾> 在 2025-06-27 上传 | 大小：3kb | 下载：0

[单片机(51,AVR,MSP430等)] 12864-ST7920

说明：MPS430f1xx系列单片机 液晶 12864 驱动器ST7920-MPS430f1xx 12864 ST7920
<吕云曾> 在 2025-06-27 上传 | 大小：4kb | 下载：0

[VHDL编程] E4_4_IIR4Functions

说明：用verilog语言实现的一个IIR滤波器，因为现在的ise等工具中没有包含相关的ip核，所以需要手动设计。 -With verilog language to achieve an IIR filter, because now ise and other tools do not contain the relevant ip kernel, so the need for manual design.
<杨某人> 在 2025-06-27 上传 | 大小：1kb | 下载：0