[VHDL编程] Fibonacci

说明：Fibonacci数列的VHDL实现，程序细分为了各个模块实现了Fibonacci数列计算。Fibonacci数列：1,1,2,3，5，8...即当前元素为前两个元素之和。-Fibonacci sequence of VHDL, the program modules in order to achieve sub-Fibonacci series. Fibonacci numbers: 1,1,2,3,5,8 ... that is the current element and the fi
<Pengcheng Li> 在 2025-06-20 上传 | 大小：8kb | 下载：0

[微处理器(ARM/PowerPC等)] CISC

说明：cisc8位微处理器的vhdl源码。处理功能：求出1到任意整数N之间的奇数之和。并输出。-cisc8 bit microprocessor vhdl source code. Processing functions: find an integer N between 1 and any odd sum. And output.
<chenmiu> 在 2025-06-20 上传 | 大小：866kb | 下载：0

[VHDL编程] EDA_FPGA-design

说明：FPGA设计指导书 有开发环境设置 及相关例程-FPGA design guide book has set the development environment and related routines
<晨月> 在 2025-06-20 上传 | 大小：3.71mb | 下载：0

[VHDL编程] 09081113

说明：简单计数器，分频器，全加器等vhdl程序等-Simple counter, divider, adder vhdl procedures such as
<chen> 在 2025-06-20 上传 | 大小：2.74mb | 下载：0

[单片机(51,AVR,MSP430等)] Analysis-of-RC-RL

说明：用数值计算方法分析RC、RL串联电路暂态过程及数值计算方法在其他复杂电路分析中的应用举例。主要是用辛普生法则求积分的方法来求得流经R的电量，用隐性欧拉公式求一阶微分方程的方法来求得电压随时间的变化规律。系统的研究了RC电路和RL电路的暂态过程。 -Analysis of numerical methods with RC, RL series circuit transient process and numerical methods in analysis of other comple
<bailuer> 在 2025-06-20 上传 | 大小：478kb | 下载：0

[VHDL编程] vhdl

说明：三人表决器（三种不同的描述方式）以及通用寄存器-Three voting machine (a descr iption of three different ways), and general-purpose registers
<Jason> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] Cacu_wire

说明：测量导线计算，只要格式正确，能解算多个点的单导线-Measuring wire calculations, as long as the correct format, multiple points can be a single solver wire
<luoqingsun> 在 2025-06-20 上传 | 大小：395kb | 下载：0

[VHDL编程] clock

说明：大学生篮球比赛30S计时器-30S college basketball game timer
<炎狼> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Desktop

说明：STC单片机联合GSM模块打电话发短信程序-STC chip joint text messaging program called GSM module
<wushifeng> 在 2025-06-20 上传 | 大小：1005kb | 下载：0

[VHDL编程] shizhong

说明：下面是一个可在开发板上实现的时钟程序,不仅可以做为时钟用,还另外加了个跑秒的功能.-udp table for hotel management. In daily life have an important role, with verilog code
<ink> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] shizhong

说明：下面是一个可在开发板上实现的时钟程序,不仅可以做为时钟用,还另外加了个跑秒的功能.-Here is a realization of the development board clock program, not only can be used as clocks, additionally added a stopwatch function.
<ink> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] Htree

说明：时钟树设计。时钟树，是个由许多buffer cell平衡搭建的网状结构，它有一个源点，一般是clock input port，也有可能是design内部某一个cell output pin，然后就是由一级一级的buffer cell搭建而成-Clock tree design. Clock tree, is balanced by the number of buffer cell to build the network structure, it has a source, usually
<ink> 在 2025-06-20 上传 | 大小：43kb | 下载：0