资源列表

« 1 2 ... .90 .91 .92 .93 .94 27995.96 .97 .98 .99 .00 ... 33928 »

[uCOS开发FQ2478_ELAN

说明:TCP/IP精简,在ARM7上的实现,使用的开发工具是ADS-TCP/IP streamlined, based on ARM7, the use of development tools ADS
<李翔翔> 在 2025-06-04 上传 | 大小:617kb | 下载:0

[VHDL编程new_bord_TX_10bitX2_2_5G

说明:Xilinx VirtexII-pro 的开发板工程文件,它是在ISE开发环境中实现的。连接有RAM、串口、LED灯、Camera-link接口等,实现的从工业相机到光缆的转换。-xilinx virtex2-pro project,camera-link
<姓名> 在 2025-06-04 上传 | 大小:3.5mb | 下载:0

[嵌入式Linuxminigu

说明:minigui串口界面的.c程序,可以hi用的-minigui Linux
<yfchen> 在 2025-06-04 上传 | 大小:5kb | 下载:0

[VHDL编程digtal_clock

说明:基于fpga的数字钟, quartus II 环境-digtal clock implement on fpga
<mend> 在 2025-06-04 上传 | 大小:54kb | 下载:0

[VHDL编程dds

说明:基于Verilog HDL的DDS设计与仿真-Verilog HDL-based design and simulation of DDS
<mend> 在 2025-06-04 上传 | 大小:306kb | 下载:0

[VHDL编程freq_div

说明:用verilog实现基于fpga的通用分频器,-Divider using verilog achieve common
<mend> 在 2025-06-04 上传 | 大小:67kb | 下载:0

[VHDL编程PLL_12MHz

说明:用verilog语言制作一个PLL,这个PLL可以将频率除频到12MHZ,将PLL除频成12MHZ输出-Verilog language production with a PLL, the PLL frequency divider can be to 12MHZ, 12MHZ into the PLL output divider
<郑先生> 在 2025-06-04 上传 | 大小:54kb | 下载:0

[VHDL编程uart

说明:XILINX参考设计,uart,包括modelsim测试代码-XILINX reference design, uart, including modelsim test code
<mend> 在 2025-06-04 上传 | 大小:29kb | 下载:0

[VHDL编程CPLD-8051-Micorcontroller-Interface

说明:CPLD 与8051总线接口设计,XILINX参考设计-CPLD and 8051 bus interface, XILINX reference design
<mend> 在 2025-06-04 上传 | 大小:162kb | 下载:0

[VHDL编程traffic_light

说明:基于VHDL的交通灯,状态机实现,FPGA参考小程序-VHDL-based traffic lights, the state machine to achieve
<mend> 在 2025-06-04 上传 | 大小:3kb | 下载:0

[单片机(51,AVR,MSP430等)Final

说明:All finals ecology and SSD2
<DeathTimer> 在 2025-06-04 上传 | 大小:1.57mb | 下载:0

[其他嵌入式/单片机内容shumaxianshi

说明:4位数码管显示1234 源代码程序和详细的说明-LED dongtaixianshi
<sasasa> 在 2025-06-04 上传 | 大小:11kb | 下载:0
« 1 2 ... .90 .91 .92 .93 .94 27995.96 .97 .98 .99 .00 ... 33928 »

源码中国 www.ymcn.org