资源列表

« 1 2 ... .57 .58 .59 .60 .61 28462.63 .64 .65 .66 .67 ... 33928 »

[VHDL编程ps_top

说明:verilog写ps2接口驱动程序,对状态机的描述。把键盘串行的13为数据转换为并行的8为数据,并储存在寄存器-The needle verilog write ps2 interface drivers, to the descr iption of the state machine. The keyboard for data transfer of serial and parallel for the 8 for data, and stored in a register to xi
<张康> 在 2025-06-19 上传 | 大小:4kb | 下载:0

[VxWorks6.2src

说明:vxworks 6.2 usb 内核源码!-vxworks 6.2 usb source
<rll> 在 2025-06-19 上传 | 大小:415kb | 下载:0

[单片机(51,AVR,MSP430等)ap0811410

说明:这个是英飞凌官方网站上的dali系统的软件代码,上传给需要的人-DALI Control Deviceusing
<陈中权> 在 2025-06-19 上传 | 大小:68kb | 下载:0

[单片机(51,AVR,MSP430等)TM18XX

说明:TM18XX系列芯片_2011-1-15培训课件 很好的点光源驱动芯片使用说明。-TM1809 PPT
<betazhang> 在 2025-06-19 上传 | 大小:76kb | 下载:0

[单片机(51,AVR,MSP430等)final

说明:简易乐器装置,能够实现电子琴功能和音乐盒功能。能自动播放三首歌。proteus仿真成功。AT89c51硬件实现成功。-Simple instruments device, will be able to realize the keyboard function and music box of function. Can automatically play three song. Proteus simulation success. AT89c51 hardware achieve suc
<万嘉骏> 在 2025-06-19 上传 | 大小:29kb | 下载:0

[单片机(51,AVR,MSP430等)aduc831pwmtime0pwm

说明:aduc831产生pwm和用定时器实现pwm-aduc831 pwm time0 pwm
<蓝龙> 在 2025-06-19 上传 | 大小:2kb | 下载:0

[单片机(51,AVR,MSP430等)RA8806_Example_Code_1

说明:RA8806官方例程320*240触摸屏程序。控制芯片MXIC MX10E8050IQC
<韩龙兵> 在 2025-06-19 上传 | 大小:177kb | 下载:0

[嵌入式Linuxxiaoche

说明:小车程序,编码,电机驱动,液晶显示,速度测量-program for e-car,motor
<sunshine> 在 2025-06-19 上传 | 大小:18kb | 下载:0

[单片机(51,AVR,MSP430等)main

说明:用12F629芯片,7种闪法,4路输出,单按键控制-12F629 chip, seven kinds of flash method, 4 outputs, single-button control
<鲁生> 在 2025-06-19 上传 | 大小:1kb | 下载:0

[VHDL编程liushuideng

说明:使用System Generator建立一个Xilinx FPGASpartan6的流水灯实验。这个博客上有详细的说明。 http://www.openhw.org/wenlong0601/blog/12-02/238496_e3f50.html-Using System Generator to create a Xilinx Spartan6 light water experiment. Are described in detail on this blog. http://www.
<张文龙> 在 2025-06-19 上传 | 大小:437kb | 下载:0

[VHDL编程SystemVerilog

说明:System Verilog中英文资料大全(pdf文档)-System Verilog Sourcebooks of Chinese and English (pdf document)
<张文龙> 在 2025-06-19 上传 | 大小:57.84mb | 下载:0

[VHDL编程div

说明:单bit判断输入的数能否被7整除,若能整除,标志位置为1,否则置为0-Can a single bit to judge the number of input is divisible by 7 , if divisible , the flag is 1 , otherwise set to 0
<杀毒风扇皮带> 在 2025-06-19 上传 | 大小:1kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 28462.63 .64 .65 .66 .67 ... 33928 »

源码中国 www.ymcn.org