资源列表

« 1 2 ... .62 .63 .64 .65 .66 2867.68 .69 .70 .71 .72 ... 33928 »

[VHDL编程I2C

说明:IIC总线接口模块,完成数据交互,非常实用,也可以作为一个初学者学习程序-IIC bus
<guangngqiang> 在 2025-07-13 上传 | 大小:5kb | 下载:0

[VHDL编程USB2.0

说明:完整的用VERILOG语言开发的USB2[1].0 IP核源代码,包括文档、仿真文件-USB2 module
<guangngqiang> 在 2025-07-13 上传 | 大小:215kb | 下载:0

[VHDL编程CRC

说明:CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input.
<guangngqiang> 在 2025-07-13 上传 | 大小:10kb | 下载:0

[单片机(51,AVR,MSP430等)LIS3LV02DQ

说明:LIS3LV02DQ三轴数字加速度传感器,读取芯片数据的函数。-LIS3LV02DQ three-axis digital acceleration sensor, read the data as a function of chip.
<高成> 在 2025-07-13 上传 | 大小:492kb | 下载:0

[单片机(51,AVR,MSP430等)INT

说明:AVR单片机 ATmega128利用外部中断开关8个led小灯,下降沿触发/上升沿触发,带注释,方便初学者理解-AVR ATmega128 microcontroller external interrupt switch 8 led a small lamp, falling trigger/rising edge triggered, annotated, easy for beginners to understand
<叶影> 在 2025-07-13 上传 | 大小:44kb | 下载:0

[VHDL编程2ASK

说明:使用altera的FPGA实现2ASK的调制与解调,内含详细注释与完整工程-FPGA implementation using Altera modulation and demodulation of 2ASK, containing detailed notes and complete project
<汪少锋> 在 2025-07-13 上传 | 大小:57kb | 下载:0

[VHDL编程cic_cq

说明:在altera平台用verilog硬件描述语言实现cic抽取滤波,包含完整的工程代码,已经仿真通过,可以直接用于实践-In the Altera platform using Verilog hardware descr iption language CIC decimation filter, contains the complete project code, has been adopted by simulation, can be used directly in practice
<汪少锋> 在 2025-07-13 上传 | 大小:1.13mb | 下载:0

[VHDL编程cic_cz

说明: 在altera平台用verilog硬件描述语言实现cic插值滤波,在modelsim软件中仿真通过,包含完整的工程代码,可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, including the complete project co
<汪少锋> 在 2025-07-13 上传 | 大小:1.04mb | 下载:0

[VHDL编程dds

说明:在altera的FPGA上实现直接数字频率合成,即用verilog实现DDS,输出正弦波形,在modelsim软件中仿真通过,已包含所有代码和工程以及二进制流文件。-The realization of direct digital frequency synthesis in the Altera FPGA, which is implemented by Verilog DDS, the output sine wave, through the simulation in Modelsim
<汪少锋> 在 2025-07-13 上传 | 大小:678kb | 下载:0

[VHDL编程spi

说明:SPI 从机verilog设计,验证通过!-SPI interface slave verilog
<王一> 在 2025-07-13 上传 | 大小:1kb | 下载:0

[VHDL编程PLL_Inst

说明:锁相环基础设计,验证通过,非常适合初学者-Phase-Locked Loop-based design
<王一> 在 2025-07-13 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)ourdev_483901

说明:蜂鸣器驱动播放音乐。包括蜂鸣器长鸣、短响等应有尽有-Buzzer drive to play music
<赵皓> 在 2025-07-13 上传 | 大小:12kb | 下载:0
« 1 2 ... .62 .63 .64 .65 .66 2867.68 .69 .70 .71 .72 ... 33928 »

源码中国 www.ymcn.org