资源列表
[单片机(51,AVR,MSP430等)] 18B20
说明：温度测试代码，通过温度测试数据显示在液晶上，实时监测它的温度变化-Temperature test code, temperature test data is displayed on the LCD, real-time monitoring of temperature change<程龙> 在 2026-01-01 上传 | 大小：37kb | 下载：0
[单片机(51,AVR,MSP430等)] 12864
说明：12864液晶显示程序，在液晶上显示数据和字，完整的代码可以很方便得显示出来-12864 LCD program on the LCD display data and words, the complete code can be easily displayed<程龙> 在 2026-01-01 上传 | 大小：30kb | 下载：0
[其他嵌入式/单片机内容] EasyARM2131proteus
说明：利用proteus做出来的arm开发板的模拟器，适用于想要进行arm开发，还没有开发板的人，而且里面还集成了几个测试代码。-Use of the proteus arm development board made out of the simulator, and applies to arm development, no development board, which also integrates a number of test code.<胡海龙> 在 2026-01-01 上传 | 大小：123kb | 下载：0
[单片机(51,AVR,MSP430等)] DAC1451
说明：da1451控制数字量来产生可以变化的模拟量，可以很好的将数据通过模拟量来实现-the da1451 control digital volume to produce the analog of the change, can be very good data through analog<程龙> 在 2026-01-01 上传 | 大小：25kb | 下载：0
[单片机(51,AVR,MSP430等)] wave-gentor
说明：波形发生器，单片机控制波形的发生，可以实现占空比任意可调的波形-Waveform generator, microprocessor control waveform, the waveform of the duty cycle of any adjustable<程龙> 在 2026-01-01 上传 | 大小：32kb | 下载：0
[其他嵌入式/单片机内容] caiping-fangzhen
说明：手机彩屏的仿真软件，里面包含了电路图和c语言的源程序，可以自己编译和修改。-Phone color simulation software, which includes schematic and c source language, you can compile and modify.<胡海龙> 在 2026-01-01 上传 | 大小：427kb | 下载：0
[VHDL编程] freq
说明：在Quartus下VHDL编写的一个频率测试模块，自动转换为十进制数字输出到数码管上。-A frequency test modules written in VHDL in Quartus under are automatically converted to the decimal number is output to the digital tube.<voldemortqq> 在 2026-01-01 上传 | 大小：280kb | 下载：0
[VHDL编程] FIFO
说明：Quartus下VHDL编写的一个FIFO模块，调试于c6000系列。控制Cache输入输出数据-A FIFO module in VHDL Quartus, commissioning c6000 series<voldemortqq> 在 2026-01-01 上传 | 大小：329kb | 下载：0
[VHDL编程] AD
说明：在Quartus环境下，VHDL语言的一个AD转换程序，即128k采样速率的模数转换-Quartus environment, the VHDL language, one of the AD conversion, 128k sampling rate analog to digital conversion<voldemortqq> 在 2026-01-01 上传 | 大小：322kb | 下载：0
[VHDL编程] counter
说明：在Quartus环境下verilog语言编写的一个4位加数器，选择的是一位位进位，是学习时序的好例子-Quartus environment verilog language of a four addend, the choice is a binary, is a good example to learn the timing<voldemortqq> 在 2026-01-01 上传 | 大小：223kb | 下载：0
[VHDL编程] Seven_vote
说明：在Quartus环境下verilog编写的一个7位投票器，拥有主持人的控制端口-Quartus environment Verilog prepared a seven vote, with the host control port<voldemortqq> 在 2026-01-01 上传 | 大小：238kb | 下载：0