[VHDL编程] FdplllzipP

说明：ＦＰＧＡ实现全数字锁相环，运用硬件描述评议议verilog HDL，顶层文件ＤＰＬＬ．Ｖ -FPGA implementation of DPLL, the use of hardware descr iption council meeting Verilog HDL top-level file DPLL is. V
<陪同> 在 2026-01-15 上传 | 大小：5kb | 下载：0

[DSP编程] tuxiangcaiji

说明：声音信号的处理，及对信号的滤波和再恢复，matlab源码-Sound signal processing, and signal filtering and restore Matlab source
<陈炳斌> 在 2026-01-15 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 3L-npc-v-source-inverter

说明：an active power filter implemented with inverter
<Aibing Gong> 在 2026-01-15 上传 | 大小：495kb | 下载：0

[单片机(51,AVR,MSP430等)] Simcom-GPRS

说明：SIMCOm config GPRS for new...!
<binhngo> 在 2026-01-15 上传 | 大小：793kb | 下载：0

[单片机(51,AVR,MSP430等)] led_clock

说明：电子钟，可调时，初学者自制产品，保量不保质-Electronic clock, adjustable, beginner-made products, the amount shelf life
<旎祺> 在 2026-01-15 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Sim300-anhduc

说明：SIm300 with C++ css
<binhngo> 在 2026-01-15 上传 | 大小：204kb | 下载：0

[VHDL编程] VPD__using_FFe

说明：verilog开发一种种基于fpga的鉴相器模块 -the verilog development of all kinds based on fpga phase detector module
<房产> 在 2026-01-15 上传 | 大小：437kb | 下载：0

[VHDL编程] sfdppllli

说明：简单易懂的可配置dpll的VHDL代码。用于时钟恢复后的相位抖动的的滤波有非常好的效果， 而且能参数化配置pll的级数。 已通过测试。 -Straightforward configuration VHDL code dpll. Very good results for the clock recovery phase jitter filtering, and can be parameterized configuration pll series. Has been tested.
<房产> 在 2026-01-15 上传 | 大小：2kb | 下载：0

[VHDL编程] Ts3cc2410PPLLh

说明：这个是三星arm9芯片的PLLL源码，不可多的啊 -This is the Samsung arm9 chip the PLLL source can not be more
<房产> 在 2026-01-15 上传 | 大小：4kb | 下载：0

[VHDL编程] FDDDDSPLLP

说明：一种基于FPGA的新的的DDS+PLL时钟发生器 -An FPGA-based new DDS+PLL clock generator
<房产> 在 2026-01-15 上传 | 大小：142kb | 下载：0

[单片机(51,AVR,MSP430等)] 1602

说明：这是大家常用到的液晶屏，1602液晶显示程序-1602 LCD display program
<王刚> 在 2026-01-15 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] eeeaasy_plla

说明：easy pll，非常好的的PLL(锁相环设计工具)! -easy pll very good PLL (phase-locked loop design tools)
<奉献> 在 2026-01-15 上传 | 大小：91kb | 下载：0