[微处理器(ARM/PowerPC等)] Working-principle-of-FPGA-

说明：此文档详细的说明了fpga的工作原理和结构，看完了之后会对fpga有了一个很深的了解-This document is a detailed descr iption of the working principle and structure of fpga be fpga With a deep understanding after reading the
<nx74110> 在 2025-06-09 上传 | 大小：971kb | 下载：0

[单片机(51,AVR,MSP430等)] dingshizhongduan

说明：51单片机汇编实现定时中断，使用多个计时器和中断器-The 51 MCU compilation timer interrupt use more than one timer and interrupt controller
<丁路> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] 51qiangdaqi

说明：51 控制的抢答器 内涵protues仿真电路
<shuxing> 在 2025-06-09 上传 | 大小：29kb | 下载：0

[单片机(51,AVR,MSP430等)] VB-AVR

说明：VB程序实现与AVR单片机的通讯，来控制单片机的IO。-VB communication with avr
<张悦> 在 2025-06-09 上传 | 大小：2.63mb | 下载：0

[VHDL编程] CPLD-code

说明：CPLD开发板实验代码，包括Verilog和VHDL源代码，原理图-CPLD development board experimental code, including Verilog and VHDL source code, schematics
<刘兵> 在 2025-06-09 上传 | 大小：22.23mb | 下载：0

[VHDL编程] verilog-ip-core

说明：verilog ip核，源代码，ethernet， video_compression_systems-verilog ip core source code, ethernet, video_compression_systems
<刘兵> 在 2025-06-09 上传 | 大小：3.62mb | 下载：0

[DSP编程] evm6424_audio

说明：EVM6424上音频接口编程示例，希望对需要的人有所帮助，经过CCS3.3验证-EVM6424 on the audio interface programming examples, I hope to help people in need, after CCS3.3 verification
<wumaoyang> 在 2025-06-09 上传 | 大小：16kb | 下载：0

[DSP编程] evm6424_i2c

说明：EVM6424上I2C接口编程示例，希望对需要的人有所帮助，经过CCS3.3验证-I2C interface programming examples, I hope to help people in need EVM6424 after CCS3.3 verify
<wumaoyang> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[DSP编程] evm6424_pci

说明：EVM6424上PCI接口编程示例，希望对需要的人有所帮助，经过CCS3.3验证-EVM6424 on PCI interface programming examples, I hope to help people in need, after CCS3.3 verify
<wumaoyang> 在 2025-06-09 上传 | 大小：13kb | 下载：0

[VHDL编程] adder_s

说明：八位并行加法器，同时进位，利用VHDL语言，在ISE环境中建立工程-Eight parallel adder
<blackmo> 在 2025-06-09 上传 | 大小：307kb | 下载：0

[DSP编程] evm6424_uart

说明：EVM6424上uart接口编程示例，希望对需要的人有所帮助，经过CCS3.3验证-The uart interface programming examples EVM6424, I hope to help people in need, after CCS3.3 verification
<wumaoyang> 在 2025-06-09 上传 | 大小：6kb | 下载：0

[VHDL编程] Sender

说明：直序扩频通信发送部分的源代码，用verilog编的，包括信源模块、扩频模块、极性变换模块和DDS调制模块-Direct sequence spread spectrum communication sent part of the source code, compiled with verilog source modules, spread spectrum modules, polarity transform module and DDS modulation module
<侯金晓> 在 2025-06-09 上传 | 大小：13.25mb | 下载：0