[单片机(51,AVR,MSP430等)] avr_ds1302

说明：1.设置DS1302时间和日历 2.读取DS1302时间和日历-1. Set the time and calendar DS1302 DS1302 2. Reading Time and Calendar
<vergil.li> 在 2025-11-11 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] SPI1_DebugCode

说明：stm32f103c8通过spi1口读取flash模块中的数据显示在led上面-The stm32f103c8 flash module to read data is displayed in the LED above through the SPI1 port
<郝卓> 在 2025-11-11 上传 | 大小：3.39mb | 下载：0

[单片机(51,AVR,MSP430等)] avr_led_seg

说明：1.动态扫描方式显示数码管的数值 2.动态扫描方式卷动显示数码管的数值-1. Dynamic scanning digital tube display values ​ ​ 2. Dynamic scanning scrolling digital display values ​ ​ of
<vergil.li> 在 2025-11-11 上传 | 大小：3kb | 下载：0

[其他嵌入式/单片机内容] 1

说明：输入一行字符，去除重复的字符，然后进行冲排列，输出所有可能-Enter a line of characters, remove duplicate characters, and then punch arrangement, the output of all possible
<杨浩> 在 2025-11-11 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Camera_DebugCode

说明：stm32f103c8驱动camera模块，读取帧传回stm32并显示在LED液晶上，每秒8次-Stm32f103c8 drive camera module, reading the fr a me back to STM32 and displayed on the LCD LED, 8 times per second
<郝卓> 在 2025-11-11 上传 | 大小：4.31mb | 下载：0

[VHDL编程] second

说明：利用Verilog HDL语言进行数字系统设计实现秒表的设计，涵盖原理图设计、文本设计以及进行波形仿真，并有对应的报告。报告中还包括BCD/7段译码集成电路74LS47仿真实验、单管分压式稳定工作点偏置电路仿真实验和8路智力竞赛抢答器电路设计-Use Verilog HDL language design and implementation of digital systems design stopwatch, covering schematic design, text, design,
<文闯> 在 2025-11-11 上传 | 大小：455kb | 下载：0

[VHDL编程] RISC_SPM

说明：可以完成简单指令集的八位ALU,指令集包括 NOP ADD AND NOT SUB RD WR BR BRZ-it s an 8 bit risc alu.
<liu> 在 2025-11-11 上传 | 大小：121kb | 下载：0

[DSP编程] edma_test

说明：DSP EDMA测试程序,测试了一下AB模式的DMA传输，结果是正确的-DSP EDMA test procedure
<chenhao> 在 2025-11-11 上传 | 大小：51kb | 下载：0

[微处理器(ARM/PowerPC等)] doubleserial

说明：本代码是先了stc15系列的双串口，使用者能够通过这段代码实现串口透传。-This code is the first stc15 series double serial interface, the user can realize serial port through this code passthrough.
<小燕子> 在 2025-11-11 上传 | 大小：63kb | 下载：0

[VHDL编程] lab1_multicycle_dds

说明：生成一个多周期直接信号数字合成器的Verilog代码，已在matlab中测试生成信号的频谱纯度符号要求-Generate more than one cycle of the signal direct digital synthesizer Verilog code, has been tested symbol require spectral purity of the signal generated in matlab
<林森> 在 2025-11-11 上传 | 大小：3.18mb | 下载：0

[VHDL编程] start_lab4

说明：用Verilog设计一个时间基准电路和带使能的多周期计数器，并在此基础是设计一个简单的秒表0.0-10.0计数- Verilog design with a time reference circuit and with enable multi-cycle counter, and on this basis is to design a simple stopwatch count 0.0-10.0
<林森> 在 2025-11-11 上传 | 大小：21.16mb | 下载：0

[单片机(51,AVR,MSP430等)] lion_controller

说明：24V电池保护板，带均衡电流充电电路功能，带欠压保护-24V battery protecting board, with avrage current function.
<yaoyangui> 在 2025-11-11 上传 | 大小：3kb | 下载：0