资源列表
[嵌入式/单片机编程] MP3_design_project(based_atmel_at89c51sdnd1)
说明:开发工具:keil7 主要IC:at89c51sdnd1(atmel) 说明:mp3播放器详细设计方案,包括电路原理图,物料,源码,下载工具,开发文档,芯片datasheet等。 用途:单芯片mp3的设计实现。-Tools : keil7 major IC : at89c51sdnd1 (atmel) Note : mp3 players detailed design programs, including the circuit diagram, the materials, s<kvb> 在 2008-10-13 上传 | 大小:16.86mb | 下载:0
[嵌入式/单片机编程] usb_keyboard_design_project(based_ti_tusb2136)
说明:开发工具:iar for c51 主要IC:tusb2136(ti)(8052内核) 主要应用:PC外接usb键盘,智能手机/PDA外接usb键盘 备注:使用keil开发工具编译时需要将地址分配固定,对照firmware/release/list下map文件修改源码-Tools : iar for major decoder IC : tusb2136 (ti) (8052 kernel) main applications : PC external usb keyboard, s<kvb> 在 2008-10-13 上传 | 大小:1.35mb | 下载:0
[嵌入式/单片机编程] USB_PCsdgfdg
说明:USB大量数据收发PC软件,用VC++开发工具-massive data transceiver USB PC software, development tools with VC<建立> 在 2008-10-13 上传 | 大小:69.14kb | 下载:0
[嵌入式/单片机编程] DSP642netCode
说明:这个程序是用于数字信号处理dsp 642的物理层通讯的程序。-This procedure is used for digital signal processing dsp 642 of the physical layer communications procedures.<王华锋> 在 2008-10-13 上传 | 大小:22.13kb | 下载:0
[嵌入式/单片机编程] embedwamgjun2
说明:将中断向量调整到0x33ffff00地址。 我的理解是中断向量仍然是0x0,只是通过一种转换将这个向量表又复制到0x33ffff00地址了。但是当中断来临的时候,CPU仍然首先指向0x0地址所在的向量表,然后通过这个向量表转向0x33ffff00所在的向量表。-will interrupt vectors 0x33ffff00 adjusted to address. My understanding is interrupted vector is still 0 x0, only thr<wangjun> 在 2008-10-13 上传 | 大小:8.52kb | 下载:0
[嵌入式/单片机编程] P18channelLED
说明:P1口八路LED的驱动程序,汇编语言的源程序-P1 mouth of the Eighth Route Army LED driver, the assembly language source code<于向鹤> 在 2008-10-13 上传 | 大小:1.43kb | 下载:0
[嵌入式/单片机编程] ds18b20-asm
说明:ds18b20-asm.rar,温度传感器ds1820的汇编语言源程序-ds18b20 - asm.rar, temperature sensor ds1820 the assembly language source<于向鹤> 在 2008-10-13 上传 | 大小:1.73kb | 下载:0
[嵌入式/单片机编程] c-i2cchengxu
说明:i2c的c语言程序,包括读写一个字节,读写n个字节的子程序-i2c the c language program, including a byte read and write, read and write n bytes of subroutines! !<于向鹤> 在 2008-10-13 上传 | 大小:1.07kb | 下载:0
[嵌入式/单片机编程] 16bit_booth_multiplier_STG
说明:verilog程序,实现两个16bit数乘法,采用booth算法,基于状态机实现,分层次为datapath和controller两个子模块,testBench测试通过-verilog procedures, two 16bit multiplication, the algorithm used booth. Based on the state machine achieved at different levels for datapath controller and two sub-mo<seiji> 在 2008-10-13 上传 | 大小:2.19kb | 下载:0
[嵌入式/单片机编程] dirital_clock_7
说明:verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动-verilog electronic clock module, 60Hz input clock signal and reset, Minutes exportation, a total of six, each of the seven drivers for output<seiji> 在 2008-10-13 上传 | 大小:1.09kb | 下载:0