[VHDL编程] div_n_0_5

说明：使用verilog实现任意奇数n+0.5分频，使用ise11.1和modelsim se6.5仿真测试-Using an arbitrary odd number n+0.5 verilog divide, the use of simulation testing ise11.1 and modelsim se6.5
<linzi> 在 2025-06-19 上传 | 大小：770kb | 下载：0

[VHDL编程] ffj

说明：使用硬件语言实现分接，使用QUARTUS2软件仿真测试-Tap hardware language, the use of simulation testing QUARTUS2
<linzi> 在 2025-06-19 上传 | 大小：2.19mb | 下载：0

[单片机(51,AVR,MSP430等)] ATmega128_spi_

说明：ATmega128串行接口SPI接口应用设计（主机方式）-spi通信
<ghy> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[单片机(51,AVR,MSP430等)] ke

说明：单片机C语言程序,供大家一起学习，程序代码-straight,loop,flag!
<柯文> 在 2025-06-19 上传 | 大小：3.1mb | 下载：0

[单片机(51,AVR,MSP430等)] CC2430CC2431

说明：CC2430，CC2431无线射频基础程序，包含点对点无线通信，点对多点测试，无线串口三个部分-CC2430 & CC2431 RFapm based program, including point to point wireless communications, multi-point test, the three-part radio serial
<skuld> 在 2025-06-19 上传 | 大小：2mb | 下载：0

[单片机(51,AVR,MSP430等)] CC2430

说明：23个单片机基础实验程序包括：在PC用串口收数并发数，串口时钟PC显示，系统睡眠工作状态，系统唤醒，睡眠定时器的使用，定时唤醒，PWM控制灯亮度等-23 CC2430 MCU experimental procedures include: the PC with a serial number of concurrent collection number, the serial clock PC display, the system working state of sleep, syst
<skuld> 在 2025-06-19 上传 | 大小：492kb | 下载：0

[VHDL编程] stopwatch1

说明：stopwatch : verilog source code
<hanjaeyoung> 在 2025-06-19 上传 | 大小：1.07mb | 下载：0

[VHDL编程] watch(2)

说明：digital watch : verilog source code
<hanjaeyoung> 在 2025-06-19 上传 | 大小：390kb | 下载：0

[VHDL编程] signed_mul

说明：signed multiplication verilog module
<hanjaeyoung> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder

说明：3_8decoder verilog module
<hanjaeyoung> 在 2025-06-19 上传 | 大小：73kb | 下载：0

[VHDL编程] seven_segment

说明：7segment verilog module
<hanjaeyoung> 在 2025-06-19 上传 | 大小：100kb | 下载：0

[VHDL编程] sr_flipflop

说明：sr_flipflop verilog model
<hanjaeyoung> 在 2025-06-19 上传 | 大小：93kb | 下载：0