资源列表

« 1 2 ... .70 .71 .72 .73 .74 24475.76 .77 .78 .79 .80 ... 33928 »

[嵌入式/单片机编程0106

说明:Pic programmer circuit and PCB
<Anil Mani Singh> 在 2025-06-08 上传 | 大小:27kb | 下载:0

[嵌入式/单片机编程0210

说明:Pic programmer circuit and PCB
<Anil Mani Singh> 在 2025-06-08 上传 | 大小:46kb | 下载:0

[嵌入式/单片机编程00874

说明:Pic programmer circuit and PCB
<Anil Mani Singh> 在 2025-06-08 上传 | 大小:26kb | 下载:0

[嵌入式/单片机编程00626_2

说明:Pic programmer circuit and PCB
<Anil Mani Singh> 在 2025-06-08 上传 | 大小:9kb | 下载:0

[嵌入式/单片机编程IR2110

说明:Pic programmer circuit and PCB
<Anil Mani Singh> 在 2025-06-08 上传 | 大小:32kb | 下载:0

[VHDL编程writing-testbench

说明:教你如何写VHDL或VerilogHDL的testbench文件,非常有利于FPGA的波形仿真-Teaches you how to write VHDL or VerilogHDL the testbench file, is very conducive to the waveform simulation of FPGA
<赵明臣> 在 2025-06-08 上传 | 大小:12.06mb | 下载:0

[VHDL编程Full.adder

说明:Verilog的RTL级别全加器和测试平台,测试通过-Verilog RTL level full adder and test benck
<> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程Gate.level.adder

说明:Verilog 门电路级别的全加器,测试通过-Verilog Gate Level adder and testbenck
<> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程fifo89

说明:一个先进先出缓冲器的vhdl源代码,深度是8,宽度是9位。-A FIFO CODE IN VHDL.
<巍山劲松> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程GCD

说明:Verilog 最大公约数设计RTL级代码和芯片设计图-Verilog GCD Design and synthesis layout
<> 在 2025-06-08 上传 | 大小:215kb | 下载:0

[单片机(51,AVR,MSP430等)1726

说明:超低功耗TM1726LCD驱动芯片的测试程序-TM1726LCD driver chip ultra low power test procedures ...
<黄磊> 在 2025-06-08 上传 | 大小:9kb | 下载:0

[VHDL编程Block.nonblock

说明:verilog 中阻塞和非阻塞的电路设计的比较 代码和设计图-Verilog and VHDL block and nonblock design comparison code and layout
<> 在 2025-06-08 上传 | 大小:101kb | 下载:0
« 1 2 ... .70 .71 .72 .73 .74 24475.76 .77 .78 .79 .80 ... 33928 »

源码中国 www.ymcn.org