资源列表

« 1 2 ... .45 .46 .47 .48 .49 24550.51 .52 .53 .54 .55 ... 33928 »

[单片机(51,AVR,MSP430等)IPSec-VPN-using-FreeBSD

说明:IPSec VPN using FreeBSD
<Ngoc> 在 2025-06-26 上传 | 大小:271kb | 下载:0

[其他嵌入式/单片机内容crc1212

说明:CRC16校验程序,很有用,采用比特输入.并将编码和译码写在一个程序中,直接可以用-CRC16 checksum procedure is useful, the use of bit input. And written in the encoding and decoding a program, can be used directly
<zhanghao> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[其他嵌入式/单片机内容crc16IEE

说明:CRC16IEE校验程序,很有用,采用比特输入.并将编码和译码写在一个程序中,直接可以用-CRC16IEE verification procedures, is useful, the use of bit input. And written in the encoding and decoding a program, can be used directly
<zhanghao> 在 2025-06-26 上传 | 大小:6kb | 下载:0

[其他嵌入式/单片机内容CRC16CCTI

说明:CRC16校验程序,很有用,采用比特输入.并将编码和译码写在一个程序中,直接可以用-CRC16 checksum procedure is useful, the use of bit input. And written in the encoding and decoding a program, can be used directly
<zhanghao> 在 2025-06-26 上传 | 大小:6kb | 下载:0

[VHDL编程bpsk_spread_spectrum_modulator_demodulator

说明:code for bpsk spread spectrum modulator used in cdma -code for bpsk spread spectrum modulator used in cdma ..
<ANIL> 在 2025-06-26 上传 | 大小:8kb | 下载:0

[单片机(51,AVR,MSP430等)Read51

说明:program for 89c51 i am using to learn mcu
<AA> 在 2025-06-26 上传 | 大小:3.1mb | 下载:0

[VHDL编程handshake

说明:AMBA 3 AXI handshake protocol. Verilog platform. master and slave.
<nodeity> 在 2025-06-26 上传 | 大小:192kb | 下载:0

[单片机(51,AVR,MSP430等)NFPA

说明:非常详细的电机元件电路符号。此为美规标准。-A desiner s circuit symbolics of datasheet by American standard.
<ke> 在 2025-06-26 上传 | 大小:484kb | 下载:0

[单片机(51,AVR,MSP430等)symbol-of-electrical-element

说明:基本电机电路元件符号,此为欧规资料之一。-A circuit symbolics from Europe standard.
<ke> 在 2025-06-26 上传 | 大小:151kb | 下载:0

[DSP编程SYMBOL_LIST

说明:基本电机电路元件符号,此为欧规标准之二。-A circuit symbolics from Europ standard- 2
<ke> 在 2025-06-26 上传 | 大小:304kb | 下载:0

[VHDL编程counter

说明:-- Mod-16 Counter using JK Flip-flops -- Structural descr iption of a 4-bit binary counter. -- The first two design entities describe a JK flip-flop and a 2-input AND gate respectively. -- These are then packaged together along with a signal
<jgc> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程waveformgenerator

说明:The following information has been generated by Exemplar Logic -- and may be freely distributed and modified. -- -- Design name : smart_waveform -- -- Purpose : This design is a smart waveform generator. -The following information has be
<jgc> 在 2025-06-26 上传 | 大小:1kb | 下载:0
« 1 2 ... .45 .46 .47 .48 .49 24550.51 .52 .53 .54 .55 ... 33928 »

源码中国 www.ymcn.org